faults.hh File Reference

#include <string>
#include "cpu/thread_context.hh"
#include "sim/faults.hh"

Go to the source code of this file.

Classes
class	RiscvISA::RiscvFault
class	RiscvISA::UnknownInstFault
class	RiscvISA::UnimplementedFault
class	RiscvISA::IllegalFrmFault
class	RiscvISA::BreakpointFault
class	RiscvISA::SyscallFault

Namespaces
	RiscvISA

Enumerations
enum	RiscvISA::ExceptionCode {   RiscvISA::INST_ADDR_MISALIGNED = 0, RiscvISA::INST_ACCESS = 1, RiscvISA::INST_ILLEGAL = 2, RiscvISA::BREAKPOINT = 3,   RiscvISA::LOAD_ADDR_MISALIGNED = 4, RiscvISA::LOAD_ACCESS = 5, RiscvISA::STORE_ADDR_MISALIGNED = 6, RiscvISA::AMO_ADDR_MISALIGNED = 6,   RiscvISA::STORE_ACCESS = 7, RiscvISA::AMO_ACCESS = 7, RiscvISA::ECALL_USER = 8, RiscvISA::ECALL_SUPER = 9,   RiscvISA::ECALL_HYPER = 10, RiscvISA::ECALL_MACH = 11 }
enum	RiscvISA::InterruptCode { RiscvISA::SOFTWARE, RiscvISA::TIMER }

Variables
const uint32_t	RiscvISA::FloatInexact = 1 << 0
const uint32_t	RiscvISA::FloatUnderflow = 1 << 1
const uint32_t	RiscvISA::FloatOverflow = 1 << 2
const uint32_t	RiscvISA::FloatDivZero = 1 << 3
const uint32_t	RiscvISA::FloatInvalid = 1 << 4