gem5
 All Classes Namespaces Files Functions Variables Typedefs Enumerations Enumerator Friends Macros Groups Pages
Namespaces | Enumerations | Functions | Variables
miscregs.hh File Reference
#include <bitset>
#include <tuple>
#include "base/bitunion.hh"
#include "base/compiler.hh"

Go to the source code of this file.

Namespaces

 ArmISA
 

Enumerations

enum  ArmISA::MiscRegIndex {
  ArmISA::MISCREG_CPSR = 0, ArmISA::MISCREG_SPSR, ArmISA::MISCREG_SPSR_FIQ, ArmISA::MISCREG_SPSR_IRQ,
  ArmISA::MISCREG_SPSR_SVC, ArmISA::MISCREG_SPSR_MON, ArmISA::MISCREG_SPSR_ABT, ArmISA::MISCREG_SPSR_HYP,
  ArmISA::MISCREG_SPSR_UND, ArmISA::MISCREG_ELR_HYP, ArmISA::MISCREG_FPSID, ArmISA::MISCREG_FPSCR,
  ArmISA::MISCREG_MVFR1, ArmISA::MISCREG_MVFR0, ArmISA::MISCREG_FPEXC, ArmISA::MISCREG_CPSR_MODE,
  ArmISA::MISCREG_CPSR_Q, ArmISA::MISCREG_FPSCR_EXC, ArmISA::MISCREG_FPSCR_QC, ArmISA::MISCREG_LOCKADDR,
  ArmISA::MISCREG_LOCKFLAG, ArmISA::MISCREG_PRRR_MAIR0, ArmISA::MISCREG_PRRR_MAIR0_NS, ArmISA::MISCREG_PRRR_MAIR0_S,
  ArmISA::MISCREG_NMRR_MAIR1, ArmISA::MISCREG_NMRR_MAIR1_NS, ArmISA::MISCREG_NMRR_MAIR1_S, ArmISA::MISCREG_PMXEVTYPER_PMCCFILTR,
  ArmISA::MISCREG_SCTLR_RST, ArmISA::MISCREG_SEV_MAILBOX, ArmISA::MISCREG_DBGDIDR, ArmISA::MISCREG_DBGDSCRint,
  ArmISA::MISCREG_DBGDCCINT, ArmISA::MISCREG_DBGDTRTXint, ArmISA::MISCREG_DBGDTRRXint, ArmISA::MISCREG_DBGWFAR,
  ArmISA::MISCREG_DBGVCR, ArmISA::MISCREG_DBGDTRRXext, ArmISA::MISCREG_DBGDSCRext, ArmISA::MISCREG_DBGDTRTXext,
  ArmISA::MISCREG_DBGOSECCR, ArmISA::MISCREG_DBGBVR0, ArmISA::MISCREG_DBGBVR1, ArmISA::MISCREG_DBGBVR2,
  ArmISA::MISCREG_DBGBVR3, ArmISA::MISCREG_DBGBVR4, ArmISA::MISCREG_DBGBVR5, ArmISA::MISCREG_DBGBCR0,
  ArmISA::MISCREG_DBGBCR1, ArmISA::MISCREG_DBGBCR2, ArmISA::MISCREG_DBGBCR3, ArmISA::MISCREG_DBGBCR4,
  ArmISA::MISCREG_DBGBCR5, ArmISA::MISCREG_DBGWVR0, ArmISA::MISCREG_DBGWVR1, ArmISA::MISCREG_DBGWVR2,
  ArmISA::MISCREG_DBGWVR3, ArmISA::MISCREG_DBGWCR0, ArmISA::MISCREG_DBGWCR1, ArmISA::MISCREG_DBGWCR2,
  ArmISA::MISCREG_DBGWCR3, ArmISA::MISCREG_DBGDRAR, ArmISA::MISCREG_DBGBXVR4, ArmISA::MISCREG_DBGBXVR5,
  ArmISA::MISCREG_DBGOSLAR, ArmISA::MISCREG_DBGOSLSR, ArmISA::MISCREG_DBGOSDLR, ArmISA::MISCREG_DBGPRCR,
  ArmISA::MISCREG_DBGDSAR, ArmISA::MISCREG_DBGCLAIMSET, ArmISA::MISCREG_DBGCLAIMCLR, ArmISA::MISCREG_DBGAUTHSTATUS,
  ArmISA::MISCREG_DBGDEVID2, ArmISA::MISCREG_DBGDEVID1, ArmISA::MISCREG_DBGDEVID0, ArmISA::MISCREG_TEECR,
  ArmISA::MISCREG_JIDR, ArmISA::MISCREG_TEEHBR, ArmISA::MISCREG_JOSCR, ArmISA::MISCREG_JMCR,
  ArmISA::MISCREG_MIDR, ArmISA::MISCREG_CTR, ArmISA::MISCREG_TCMTR, ArmISA::MISCREG_TLBTR,
  ArmISA::MISCREG_MPIDR, ArmISA::MISCREG_REVIDR, ArmISA::MISCREG_ID_PFR0, ArmISA::MISCREG_ID_PFR1,
  ArmISA::MISCREG_ID_DFR0, ArmISA::MISCREG_ID_AFR0, ArmISA::MISCREG_ID_MMFR0, ArmISA::MISCREG_ID_MMFR1,
  ArmISA::MISCREG_ID_MMFR2, ArmISA::MISCREG_ID_MMFR3, ArmISA::MISCREG_ID_ISAR0, ArmISA::MISCREG_ID_ISAR1,
  ArmISA::MISCREG_ID_ISAR2, ArmISA::MISCREG_ID_ISAR3, ArmISA::MISCREG_ID_ISAR4, ArmISA::MISCREG_ID_ISAR5,
  ArmISA::MISCREG_CCSIDR, ArmISA::MISCREG_CLIDR, ArmISA::MISCREG_AIDR, ArmISA::MISCREG_CSSELR,
  ArmISA::MISCREG_CSSELR_NS, ArmISA::MISCREG_CSSELR_S, ArmISA::MISCREG_VPIDR, ArmISA::MISCREG_VMPIDR,
  ArmISA::MISCREG_SCTLR, ArmISA::MISCREG_SCTLR_NS, ArmISA::MISCREG_SCTLR_S, ArmISA::MISCREG_ACTLR,
  ArmISA::MISCREG_ACTLR_NS, ArmISA::MISCREG_ACTLR_S, ArmISA::MISCREG_CPACR, ArmISA::MISCREG_SCR,
  ArmISA::MISCREG_SDER, ArmISA::MISCREG_NSACR, ArmISA::MISCREG_HSCTLR, ArmISA::MISCREG_HACTLR,
  ArmISA::MISCREG_HCR, ArmISA::MISCREG_HDCR, ArmISA::MISCREG_HCPTR, ArmISA::MISCREG_HSTR,
  ArmISA::MISCREG_HACR, ArmISA::MISCREG_TTBR0, ArmISA::MISCREG_TTBR0_NS, ArmISA::MISCREG_TTBR0_S,
  ArmISA::MISCREG_TTBR1, ArmISA::MISCREG_TTBR1_NS, ArmISA::MISCREG_TTBR1_S, ArmISA::MISCREG_TTBCR,
  ArmISA::MISCREG_TTBCR_NS, ArmISA::MISCREG_TTBCR_S, ArmISA::MISCREG_HTCR, ArmISA::MISCREG_VTCR,
  ArmISA::MISCREG_DACR, ArmISA::MISCREG_DACR_NS, ArmISA::MISCREG_DACR_S, ArmISA::MISCREG_DFSR,
  ArmISA::MISCREG_DFSR_NS, ArmISA::MISCREG_DFSR_S, ArmISA::MISCREG_IFSR, ArmISA::MISCREG_IFSR_NS,
  ArmISA::MISCREG_IFSR_S, ArmISA::MISCREG_ADFSR, ArmISA::MISCREG_ADFSR_NS, ArmISA::MISCREG_ADFSR_S,
  ArmISA::MISCREG_AIFSR, ArmISA::MISCREG_AIFSR_NS, ArmISA::MISCREG_AIFSR_S, ArmISA::MISCREG_HADFSR,
  ArmISA::MISCREG_HAIFSR, ArmISA::MISCREG_HSR, ArmISA::MISCREG_DFAR, ArmISA::MISCREG_DFAR_NS,
  ArmISA::MISCREG_DFAR_S, ArmISA::MISCREG_IFAR, ArmISA::MISCREG_IFAR_NS, ArmISA::MISCREG_IFAR_S,
  ArmISA::MISCREG_HDFAR, ArmISA::MISCREG_HIFAR, ArmISA::MISCREG_HPFAR, ArmISA::MISCREG_ICIALLUIS,
  ArmISA::MISCREG_BPIALLIS, ArmISA::MISCREG_PAR, ArmISA::MISCREG_PAR_NS, ArmISA::MISCREG_PAR_S,
  ArmISA::MISCREG_ICIALLU, ArmISA::MISCREG_ICIMVAU, ArmISA::MISCREG_CP15ISB, ArmISA::MISCREG_BPIALL,
  ArmISA::MISCREG_BPIMVA, ArmISA::MISCREG_DCIMVAC, ArmISA::MISCREG_DCISW, ArmISA::MISCREG_ATS1CPR,
  ArmISA::MISCREG_ATS1CPW, ArmISA::MISCREG_ATS1CUR, ArmISA::MISCREG_ATS1CUW, ArmISA::MISCREG_ATS12NSOPR,
  ArmISA::MISCREG_ATS12NSOPW, ArmISA::MISCREG_ATS12NSOUR, ArmISA::MISCREG_ATS12NSOUW, ArmISA::MISCREG_DCCMVAC,
  ArmISA::MISCREG_DCCSW, ArmISA::MISCREG_CP15DSB, ArmISA::MISCREG_CP15DMB, ArmISA::MISCREG_DCCMVAU,
  ArmISA::MISCREG_DCCIMVAC, ArmISA::MISCREG_DCCISW, ArmISA::MISCREG_ATS1HR, ArmISA::MISCREG_ATS1HW,
  ArmISA::MISCREG_TLBIALLIS, ArmISA::MISCREG_TLBIMVAIS, ArmISA::MISCREG_TLBIASIDIS, ArmISA::MISCREG_TLBIMVAAIS,
  ArmISA::MISCREG_TLBIMVALIS, ArmISA::MISCREG_TLBIMVAALIS, ArmISA::MISCREG_ITLBIALL, ArmISA::MISCREG_ITLBIMVA,
  ArmISA::MISCREG_ITLBIASID, ArmISA::MISCREG_DTLBIALL, ArmISA::MISCREG_DTLBIMVA, ArmISA::MISCREG_DTLBIASID,
  ArmISA::MISCREG_TLBIALL, ArmISA::MISCREG_TLBIMVA, ArmISA::MISCREG_TLBIASID, ArmISA::MISCREG_TLBIMVAA,
  ArmISA::MISCREG_TLBIMVAL, ArmISA::MISCREG_TLBIMVAAL, ArmISA::MISCREG_TLBIIPAS2IS, ArmISA::MISCREG_TLBIIPAS2LIS,
  ArmISA::MISCREG_TLBIALLHIS, ArmISA::MISCREG_TLBIMVAHIS, ArmISA::MISCREG_TLBIALLNSNHIS, ArmISA::MISCREG_TLBIMVALHIS,
  ArmISA::MISCREG_TLBIIPAS2, ArmISA::MISCREG_TLBIIPAS2L, ArmISA::MISCREG_TLBIALLH, ArmISA::MISCREG_TLBIMVAH,
  ArmISA::MISCREG_TLBIALLNSNH, ArmISA::MISCREG_TLBIMVALH, ArmISA::MISCREG_PMCR, ArmISA::MISCREG_PMCNTENSET,
  ArmISA::MISCREG_PMCNTENCLR, ArmISA::MISCREG_PMOVSR, ArmISA::MISCREG_PMSWINC, ArmISA::MISCREG_PMSELR,
  ArmISA::MISCREG_PMCEID0, ArmISA::MISCREG_PMCEID1, ArmISA::MISCREG_PMCCNTR, ArmISA::MISCREG_PMXEVTYPER,
  ArmISA::MISCREG_PMCCFILTR, ArmISA::MISCREG_PMXEVCNTR, ArmISA::MISCREG_PMUSERENR, ArmISA::MISCREG_PMINTENSET,
  ArmISA::MISCREG_PMINTENCLR, ArmISA::MISCREG_PMOVSSET, ArmISA::MISCREG_L2CTLR, ArmISA::MISCREG_L2ECTLR,
  ArmISA::MISCREG_PRRR, ArmISA::MISCREG_PRRR_NS, ArmISA::MISCREG_PRRR_S, ArmISA::MISCREG_MAIR0,
  ArmISA::MISCREG_MAIR0_NS, ArmISA::MISCREG_MAIR0_S, ArmISA::MISCREG_NMRR, ArmISA::MISCREG_NMRR_NS,
  ArmISA::MISCREG_NMRR_S, ArmISA::MISCREG_MAIR1, ArmISA::MISCREG_MAIR1_NS, ArmISA::MISCREG_MAIR1_S,
  ArmISA::MISCREG_AMAIR0, ArmISA::MISCREG_AMAIR0_NS, ArmISA::MISCREG_AMAIR0_S, ArmISA::MISCREG_AMAIR1,
  ArmISA::MISCREG_AMAIR1_NS, ArmISA::MISCREG_AMAIR1_S, ArmISA::MISCREG_HMAIR0, ArmISA::MISCREG_HMAIR1,
  ArmISA::MISCREG_HAMAIR0, ArmISA::MISCREG_HAMAIR1, ArmISA::MISCREG_VBAR, ArmISA::MISCREG_VBAR_NS,
  ArmISA::MISCREG_VBAR_S, ArmISA::MISCREG_MVBAR, ArmISA::MISCREG_RMR, ArmISA::MISCREG_ISR,
  ArmISA::MISCREG_HVBAR, ArmISA::MISCREG_FCSEIDR, ArmISA::MISCREG_CONTEXTIDR, ArmISA::MISCREG_CONTEXTIDR_NS,
  ArmISA::MISCREG_CONTEXTIDR_S, ArmISA::MISCREG_TPIDRURW, ArmISA::MISCREG_TPIDRURW_NS, ArmISA::MISCREG_TPIDRURW_S,
  ArmISA::MISCREG_TPIDRURO, ArmISA::MISCREG_TPIDRURO_NS, ArmISA::MISCREG_TPIDRURO_S, ArmISA::MISCREG_TPIDRPRW,
  ArmISA::MISCREG_TPIDRPRW_NS, ArmISA::MISCREG_TPIDRPRW_S, ArmISA::MISCREG_HTPIDR, ArmISA::MISCREG_CNTFRQ,
  ArmISA::MISCREG_CNTKCTL, ArmISA::MISCREG_CNTP_TVAL, ArmISA::MISCREG_CNTP_TVAL_NS, ArmISA::MISCREG_CNTP_TVAL_S,
  ArmISA::MISCREG_CNTP_CTL, ArmISA::MISCREG_CNTP_CTL_NS, ArmISA::MISCREG_CNTP_CTL_S, ArmISA::MISCREG_CNTV_TVAL,
  ArmISA::MISCREG_CNTV_CTL, ArmISA::MISCREG_CNTHCTL, ArmISA::MISCREG_CNTHP_TVAL, ArmISA::MISCREG_CNTHP_CTL,
  ArmISA::MISCREG_IL1DATA0, ArmISA::MISCREG_IL1DATA1, ArmISA::MISCREG_IL1DATA2, ArmISA::MISCREG_IL1DATA3,
  ArmISA::MISCREG_DL1DATA0, ArmISA::MISCREG_DL1DATA1, ArmISA::MISCREG_DL1DATA2, ArmISA::MISCREG_DL1DATA3,
  ArmISA::MISCREG_DL1DATA4, ArmISA::MISCREG_RAMINDEX, ArmISA::MISCREG_L2ACTLR, ArmISA::MISCREG_CBAR,
  ArmISA::MISCREG_HTTBR, ArmISA::MISCREG_VTTBR, ArmISA::MISCREG_CNTPCT, ArmISA::MISCREG_CNTVCT,
  ArmISA::MISCREG_CNTP_CVAL, ArmISA::MISCREG_CNTP_CVAL_NS, ArmISA::MISCREG_CNTP_CVAL_S, ArmISA::MISCREG_CNTV_CVAL,
  ArmISA::MISCREG_CNTVOFF, ArmISA::MISCREG_CNTHP_CVAL, ArmISA::MISCREG_CPUMERRSR, ArmISA::MISCREG_L2MERRSR,
  ArmISA::MISCREG_MDCCINT_EL1, ArmISA::MISCREG_OSDTRRX_EL1, ArmISA::MISCREG_MDSCR_EL1, ArmISA::MISCREG_OSDTRTX_EL1,
  ArmISA::MISCREG_OSECCR_EL1, ArmISA::MISCREG_DBGBVR0_EL1, ArmISA::MISCREG_DBGBVR1_EL1, ArmISA::MISCREG_DBGBVR2_EL1,
  ArmISA::MISCREG_DBGBVR3_EL1, ArmISA::MISCREG_DBGBVR4_EL1, ArmISA::MISCREG_DBGBVR5_EL1, ArmISA::MISCREG_DBGBCR0_EL1,
  ArmISA::MISCREG_DBGBCR1_EL1, ArmISA::MISCREG_DBGBCR2_EL1, ArmISA::MISCREG_DBGBCR3_EL1, ArmISA::MISCREG_DBGBCR4_EL1,
  ArmISA::MISCREG_DBGBCR5_EL1, ArmISA::MISCREG_DBGWVR0_EL1, ArmISA::MISCREG_DBGWVR1_EL1, ArmISA::MISCREG_DBGWVR2_EL1,
  ArmISA::MISCREG_DBGWVR3_EL1, ArmISA::MISCREG_DBGWCR0_EL1, ArmISA::MISCREG_DBGWCR1_EL1, ArmISA::MISCREG_DBGWCR2_EL1,
  ArmISA::MISCREG_DBGWCR3_EL1, ArmISA::MISCREG_MDCCSR_EL0, ArmISA::MISCREG_MDDTR_EL0, ArmISA::MISCREG_MDDTRTX_EL0,
  ArmISA::MISCREG_MDDTRRX_EL0, ArmISA::MISCREG_DBGVCR32_EL2, ArmISA::MISCREG_MDRAR_EL1, ArmISA::MISCREG_OSLAR_EL1,
  ArmISA::MISCREG_OSLSR_EL1, ArmISA::MISCREG_OSDLR_EL1, ArmISA::MISCREG_DBGPRCR_EL1, ArmISA::MISCREG_DBGCLAIMSET_EL1,
  ArmISA::MISCREG_DBGCLAIMCLR_EL1, ArmISA::MISCREG_DBGAUTHSTATUS_EL1, ArmISA::MISCREG_TEECR32_EL1, ArmISA::MISCREG_TEEHBR32_EL1,
  ArmISA::MISCREG_MIDR_EL1, ArmISA::MISCREG_MPIDR_EL1, ArmISA::MISCREG_REVIDR_EL1, ArmISA::MISCREG_ID_PFR0_EL1,
  ArmISA::MISCREG_ID_PFR1_EL1, ArmISA::MISCREG_ID_DFR0_EL1, ArmISA::MISCREG_ID_AFR0_EL1, ArmISA::MISCREG_ID_MMFR0_EL1,
  ArmISA::MISCREG_ID_MMFR1_EL1, ArmISA::MISCREG_ID_MMFR2_EL1, ArmISA::MISCREG_ID_MMFR3_EL1, ArmISA::MISCREG_ID_ISAR0_EL1,
  ArmISA::MISCREG_ID_ISAR1_EL1, ArmISA::MISCREG_ID_ISAR2_EL1, ArmISA::MISCREG_ID_ISAR3_EL1, ArmISA::MISCREG_ID_ISAR4_EL1,
  ArmISA::MISCREG_ID_ISAR5_EL1, ArmISA::MISCREG_MVFR0_EL1, ArmISA::MISCREG_MVFR1_EL1, ArmISA::MISCREG_MVFR2_EL1,
  ArmISA::MISCREG_ID_AA64PFR0_EL1, ArmISA::MISCREG_ID_AA64PFR1_EL1, ArmISA::MISCREG_ID_AA64DFR0_EL1, ArmISA::MISCREG_ID_AA64DFR1_EL1,
  ArmISA::MISCREG_ID_AA64AFR0_EL1, ArmISA::MISCREG_ID_AA64AFR1_EL1, ArmISA::MISCREG_ID_AA64ISAR0_EL1, ArmISA::MISCREG_ID_AA64ISAR1_EL1,
  ArmISA::MISCREG_ID_AA64MMFR0_EL1, ArmISA::MISCREG_ID_AA64MMFR1_EL1, ArmISA::MISCREG_CCSIDR_EL1, ArmISA::MISCREG_CLIDR_EL1,
  ArmISA::MISCREG_AIDR_EL1, ArmISA::MISCREG_CSSELR_EL1, ArmISA::MISCREG_CTR_EL0, ArmISA::MISCREG_DCZID_EL0,
  ArmISA::MISCREG_VPIDR_EL2, ArmISA::MISCREG_VMPIDR_EL2, ArmISA::MISCREG_SCTLR_EL1, ArmISA::MISCREG_ACTLR_EL1,
  ArmISA::MISCREG_CPACR_EL1, ArmISA::MISCREG_SCTLR_EL2, ArmISA::MISCREG_ACTLR_EL2, ArmISA::MISCREG_HCR_EL2,
  ArmISA::MISCREG_MDCR_EL2, ArmISA::MISCREG_CPTR_EL2, ArmISA::MISCREG_HSTR_EL2, ArmISA::MISCREG_HACR_EL2,
  ArmISA::MISCREG_SCTLR_EL3, ArmISA::MISCREG_ACTLR_EL3, ArmISA::MISCREG_SCR_EL3, ArmISA::MISCREG_SDER32_EL3,
  ArmISA::MISCREG_CPTR_EL3, ArmISA::MISCREG_MDCR_EL3, ArmISA::MISCREG_TTBR0_EL1, ArmISA::MISCREG_TTBR1_EL1,
  ArmISA::MISCREG_TCR_EL1, ArmISA::MISCREG_TTBR0_EL2, ArmISA::MISCREG_TCR_EL2, ArmISA::MISCREG_VTTBR_EL2,
  ArmISA::MISCREG_VTCR_EL2, ArmISA::MISCREG_TTBR0_EL3, ArmISA::MISCREG_TCR_EL3, ArmISA::MISCREG_DACR32_EL2,
  ArmISA::MISCREG_SPSR_EL1, ArmISA::MISCREG_ELR_EL1, ArmISA::MISCREG_SP_EL0, ArmISA::MISCREG_SPSEL,
  ArmISA::MISCREG_CURRENTEL, ArmISA::MISCREG_NZCV, ArmISA::MISCREG_DAIF, ArmISA::MISCREG_FPCR,
  ArmISA::MISCREG_FPSR, ArmISA::MISCREG_DSPSR_EL0, ArmISA::MISCREG_DLR_EL0, ArmISA::MISCREG_SPSR_EL2,
  ArmISA::MISCREG_ELR_EL2, ArmISA::MISCREG_SP_EL1, ArmISA::MISCREG_SPSR_IRQ_AA64, ArmISA::MISCREG_SPSR_ABT_AA64,
  ArmISA::MISCREG_SPSR_UND_AA64, ArmISA::MISCREG_SPSR_FIQ_AA64, ArmISA::MISCREG_SPSR_EL3, ArmISA::MISCREG_ELR_EL3,
  ArmISA::MISCREG_SP_EL2, ArmISA::MISCREG_AFSR0_EL1, ArmISA::MISCREG_AFSR1_EL1, ArmISA::MISCREG_ESR_EL1,
  ArmISA::MISCREG_IFSR32_EL2, ArmISA::MISCREG_AFSR0_EL2, ArmISA::MISCREG_AFSR1_EL2, ArmISA::MISCREG_ESR_EL2,
  ArmISA::MISCREG_FPEXC32_EL2, ArmISA::MISCREG_AFSR0_EL3, ArmISA::MISCREG_AFSR1_EL3, ArmISA::MISCREG_ESR_EL3,
  ArmISA::MISCREG_FAR_EL1, ArmISA::MISCREG_FAR_EL2, ArmISA::MISCREG_HPFAR_EL2, ArmISA::MISCREG_FAR_EL3,
  ArmISA::MISCREG_IC_IALLUIS, ArmISA::MISCREG_PAR_EL1, ArmISA::MISCREG_IC_IALLU, ArmISA::MISCREG_DC_IVAC_Xt,
  ArmISA::MISCREG_DC_ISW_Xt, ArmISA::MISCREG_AT_S1E1R_Xt, ArmISA::MISCREG_AT_S1E1W_Xt, ArmISA::MISCREG_AT_S1E0R_Xt,
  ArmISA::MISCREG_AT_S1E0W_Xt, ArmISA::MISCREG_DC_CSW_Xt, ArmISA::MISCREG_DC_CISW_Xt, ArmISA::MISCREG_DC_ZVA_Xt,
  ArmISA::MISCREG_IC_IVAU_Xt, ArmISA::MISCREG_DC_CVAC_Xt, ArmISA::MISCREG_DC_CVAU_Xt, ArmISA::MISCREG_DC_CIVAC_Xt,
  ArmISA::MISCREG_AT_S1E2R_Xt, ArmISA::MISCREG_AT_S1E2W_Xt, ArmISA::MISCREG_AT_S12E1R_Xt, ArmISA::MISCREG_AT_S12E1W_Xt,
  ArmISA::MISCREG_AT_S12E0R_Xt, ArmISA::MISCREG_AT_S12E0W_Xt, ArmISA::MISCREG_AT_S1E3R_Xt, ArmISA::MISCREG_AT_S1E3W_Xt,
  ArmISA::MISCREG_TLBI_VMALLE1IS, ArmISA::MISCREG_TLBI_VAE1IS_Xt, ArmISA::MISCREG_TLBI_ASIDE1IS_Xt, ArmISA::MISCREG_TLBI_VAAE1IS_Xt,
  ArmISA::MISCREG_TLBI_VALE1IS_Xt, ArmISA::MISCREG_TLBI_VAALE1IS_Xt, ArmISA::MISCREG_TLBI_VMALLE1, ArmISA::MISCREG_TLBI_VAE1_Xt,
  ArmISA::MISCREG_TLBI_ASIDE1_Xt, ArmISA::MISCREG_TLBI_VAAE1_Xt, ArmISA::MISCREG_TLBI_VALE1_Xt, ArmISA::MISCREG_TLBI_VAALE1_Xt,
  ArmISA::MISCREG_TLBI_IPAS2E1IS_Xt, ArmISA::MISCREG_TLBI_IPAS2LE1IS_Xt, ArmISA::MISCREG_TLBI_ALLE2IS, ArmISA::MISCREG_TLBI_VAE2IS_Xt,
  ArmISA::MISCREG_TLBI_ALLE1IS, ArmISA::MISCREG_TLBI_VALE2IS_Xt, ArmISA::MISCREG_TLBI_VMALLS12E1IS, ArmISA::MISCREG_TLBI_IPAS2E1_Xt,
  ArmISA::MISCREG_TLBI_IPAS2LE1_Xt, ArmISA::MISCREG_TLBI_ALLE2, ArmISA::MISCREG_TLBI_VAE2_Xt, ArmISA::MISCREG_TLBI_ALLE1,
  ArmISA::MISCREG_TLBI_VALE2_Xt, ArmISA::MISCREG_TLBI_VMALLS12E1, ArmISA::MISCREG_TLBI_ALLE3IS, ArmISA::MISCREG_TLBI_VAE3IS_Xt,
  ArmISA::MISCREG_TLBI_VALE3IS_Xt, ArmISA::MISCREG_TLBI_ALLE3, ArmISA::MISCREG_TLBI_VAE3_Xt, ArmISA::MISCREG_TLBI_VALE3_Xt,
  ArmISA::MISCREG_PMINTENSET_EL1, ArmISA::MISCREG_PMINTENCLR_EL1, ArmISA::MISCREG_PMCR_EL0, ArmISA::MISCREG_PMCNTENSET_EL0,
  ArmISA::MISCREG_PMCNTENCLR_EL0, ArmISA::MISCREG_PMOVSCLR_EL0, ArmISA::MISCREG_PMSWINC_EL0, ArmISA::MISCREG_PMSELR_EL0,
  ArmISA::MISCREG_PMCEID0_EL0, ArmISA::MISCREG_PMCEID1_EL0, ArmISA::MISCREG_PMCCNTR_EL0, ArmISA::MISCREG_PMXEVTYPER_EL0,
  ArmISA::MISCREG_PMCCFILTR_EL0, ArmISA::MISCREG_PMXEVCNTR_EL0, ArmISA::MISCREG_PMUSERENR_EL0, ArmISA::MISCREG_PMOVSSET_EL0,
  ArmISA::MISCREG_MAIR_EL1, ArmISA::MISCREG_AMAIR_EL1, ArmISA::MISCREG_MAIR_EL2, ArmISA::MISCREG_AMAIR_EL2,
  ArmISA::MISCREG_MAIR_EL3, ArmISA::MISCREG_AMAIR_EL3, ArmISA::MISCREG_L2CTLR_EL1, ArmISA::MISCREG_L2ECTLR_EL1,
  ArmISA::MISCREG_VBAR_EL1, ArmISA::MISCREG_RVBAR_EL1, ArmISA::MISCREG_ISR_EL1, ArmISA::MISCREG_VBAR_EL2,
  ArmISA::MISCREG_RVBAR_EL2, ArmISA::MISCREG_VBAR_EL3, ArmISA::MISCREG_RVBAR_EL3, ArmISA::MISCREG_RMR_EL3,
  ArmISA::MISCREG_CONTEXTIDR_EL1, ArmISA::MISCREG_TPIDR_EL1, ArmISA::MISCREG_TPIDR_EL0, ArmISA::MISCREG_TPIDRRO_EL0,
  ArmISA::MISCREG_TPIDR_EL2, ArmISA::MISCREG_TPIDR_EL3, ArmISA::MISCREG_CNTKCTL_EL1, ArmISA::MISCREG_CNTFRQ_EL0,
  ArmISA::MISCREG_CNTPCT_EL0, ArmISA::MISCREG_CNTVCT_EL0, ArmISA::MISCREG_CNTP_TVAL_EL0, ArmISA::MISCREG_CNTP_CTL_EL0,
  ArmISA::MISCREG_CNTP_CVAL_EL0, ArmISA::MISCREG_CNTV_TVAL_EL0, ArmISA::MISCREG_CNTV_CTL_EL0, ArmISA::MISCREG_CNTV_CVAL_EL0,
  ArmISA::MISCREG_PMEVCNTR0_EL0, ArmISA::MISCREG_PMEVCNTR1_EL0, ArmISA::MISCREG_PMEVCNTR2_EL0, ArmISA::MISCREG_PMEVCNTR3_EL0,
  ArmISA::MISCREG_PMEVCNTR4_EL0, ArmISA::MISCREG_PMEVCNTR5_EL0, ArmISA::MISCREG_PMEVTYPER0_EL0, ArmISA::MISCREG_PMEVTYPER1_EL0,
  ArmISA::MISCREG_PMEVTYPER2_EL0, ArmISA::MISCREG_PMEVTYPER3_EL0, ArmISA::MISCREG_PMEVTYPER4_EL0, ArmISA::MISCREG_PMEVTYPER5_EL0,
  ArmISA::MISCREG_CNTVOFF_EL2, ArmISA::MISCREG_CNTHCTL_EL2, ArmISA::MISCREG_CNTHP_TVAL_EL2, ArmISA::MISCREG_CNTHP_CTL_EL2,
  ArmISA::MISCREG_CNTHP_CVAL_EL2, ArmISA::MISCREG_CNTPS_TVAL_EL1, ArmISA::MISCREG_CNTPS_CTL_EL1, ArmISA::MISCREG_CNTPS_CVAL_EL1,
  ArmISA::MISCREG_IL1DATA0_EL1, ArmISA::MISCREG_IL1DATA1_EL1, ArmISA::MISCREG_IL1DATA2_EL1, ArmISA::MISCREG_IL1DATA3_EL1,
  ArmISA::MISCREG_DL1DATA0_EL1, ArmISA::MISCREG_DL1DATA1_EL1, ArmISA::MISCREG_DL1DATA2_EL1, ArmISA::MISCREG_DL1DATA3_EL1,
  ArmISA::MISCREG_DL1DATA4_EL1, ArmISA::MISCREG_L2ACTLR_EL1, ArmISA::MISCREG_CPUACTLR_EL1, ArmISA::MISCREG_CPUECTLR_EL1,
  ArmISA::MISCREG_CPUMERRSR_EL1, ArmISA::MISCREG_L2MERRSR_EL1, ArmISA::MISCREG_CBAR_EL1, ArmISA::MISCREG_CONTEXTIDR_EL2,
  ArmISA::MISCREG_NOP, ArmISA::MISCREG_RAZ, ArmISA::MISCREG_CP14_UNIMPL, ArmISA::MISCREG_CP15_UNIMPL,
  ArmISA::MISCREG_A64_UNIMPL, ArmISA::MISCREG_UNKNOWN, ArmISA::NUM_MISCREGS
}
 
enum  ArmISA::MiscRegInfo {
  ArmISA::MISCREG_IMPLEMENTED, ArmISA::MISCREG_UNVERIFIABLE, ArmISA::MISCREG_WARN_NOT_FAIL, ArmISA::MISCREG_MUTEX,
  ArmISA::MISCREG_BANKED, ArmISA::MISCREG_BANKED_CHILD, ArmISA::MISCREG_USR_NS_RD, ArmISA::MISCREG_USR_NS_WR,
  ArmISA::MISCREG_USR_S_RD, ArmISA::MISCREG_USR_S_WR, ArmISA::MISCREG_PRI_NS_RD, ArmISA::MISCREG_PRI_NS_WR,
  ArmISA::MISCREG_PRI_S_RD, ArmISA::MISCREG_PRI_S_WR, ArmISA::MISCREG_HYP_RD, ArmISA::MISCREG_HYP_WR,
  ArmISA::MISCREG_MON_NS0_RD, ArmISA::MISCREG_MON_NS0_WR, ArmISA::MISCREG_MON_NS1_RD, ArmISA::MISCREG_MON_NS1_WR,
  ArmISA::NUM_MISCREG_INFOS
}
 

Functions

MiscRegIndex ArmISA::decodeCP14Reg (unsigned crn, unsigned opc1, unsigned crm, unsigned opc2)
 
MiscRegIndex ArmISA::decodeAArch64SysReg (unsigned op0, unsigned op1, unsigned crn, unsigned crm, unsigned op2)
 
bool ArmISA::aarch64SysRegReadOnly (MiscRegIndex miscReg)
 
MiscRegIndex ArmISA::decodeCP15Reg (unsigned crn, unsigned opc1, unsigned crm, unsigned opc2)
 
MiscRegIndex ArmISA::decodeCP15Reg64 (unsigned crm, unsigned opc1)
 
 ArmISA::BitUnion32 (CPSR) Bitfield< 31
 
 ArmISA::EndBitUnion (CPSR) static const uint32_t CondCodesMask=0xF00F0000
 
 ArmISA::BitUnion32 (HDCR) Bitfield< 11 > tdra
 
 ArmISA::EndBitUnion (HDCR) BitUnion32(HCPTR) Bitfield< 31 > tcpac
 
 ArmISA::EndBitUnion (HCPTR) BitUnion32(HSTR) Bitfield< 17 > tjdbx
 
 ArmISA::EndBitUnion (HSTR) BitUnion64(HCR) Bitfield< 33 > id
 
 ArmISA::EndBitUnion (HCR) BitUnion32(NSACR) Bitfield< 20 > nstrcdis
 
 ArmISA::EndBitUnion (NSACR) BitUnion32(SCR) Bitfield< 13 > twe
 
 ArmISA::EndBitUnion (SCR) BitUnion32(SCTLR) Bitfield< 30 > te
 
 ArmISA::EndBitUnion (SCTLR) BitUnion32(CPACR) Bitfield<1
 
 ArmISA::EndBitUnion (CPACR) BitUnion32(FSR) Bitfield<3
 
 ArmISA::EndBitUnion (FSR) BitUnion32(FPSCR) Bitfield< 0 > ioc
 
 ArmISA::EndBitUnion (FPSCR) static const uint32_t FpCondCodesMask=0xF0000000
 
 ArmISA::BitUnion32 (FPEXC) Bitfield< 31 > ex
 
 ArmISA::EndBitUnion (FPEXC) BitUnion32(MVFR0) Bitfield<3
 
 ArmISA::EndBitUnion (MVFR0) BitUnion32(MVFR1) Bitfield<3
 
 ArmISA::EndBitUnion (MVFR1) BitUnion64(TTBCR) Bitfield<2
 
 ArmISA::EndBitUnion (TTBCR) BitUnion64(TCR) Bitfield<5
 
 ArmISA::EndBitUnion (TCR) BitUnion32(HTCR) Bitfield<2
 
 ArmISA::EndBitUnion (HTCR) BitUnion32(VTCR_t) Bitfield<3
 
 ArmISA::EndBitUnion (VTCR_t) BitUnion32(PRRR) Bitfield<1
 
 ArmISA::EndBitUnion (PRRR) BitUnion32(NMRR) Bitfield<1
 
 ArmISA::EndBitUnion (NMRR) BitUnion32(CONTEXTIDR) Bitfield<7
 
 ArmISA::EndBitUnion (CONTEXTIDR) BitUnion32(L2CTLR) Bitfield<2
 
 ArmISA::EndBitUnion (L2CTLR) BitUnion32(CTR) Bitfield<3
 
 ArmISA::EndBitUnion (CTR) BitUnion32(PMSELR) Bitfield<4
 
 ArmISA::EndBitUnion (PMSELR) BitUnion64(PAR) Bitfield< 63
 
 ArmISA::EndBitUnion (PAR) BitUnion32(ESR) Bitfield< 31
 
 ArmISA::EndBitUnion (ESR) BitUnion32(CPTR) Bitfield< 31 > tcpac
 
std::tuple< bool, bool > ArmISA::canWriteCoprocReg (MiscRegIndex reg, SCR scr, CPSR cpsr)
 Check for permission to read coprocessor registers. More...
 
bool ArmISA::canReadAArch64SysReg (MiscRegIndex reg, SCR scr, CPSR cpsr, ThreadContext *tc)
 
bool ArmISA::canWriteAArch64SysReg (MiscRegIndex reg, SCR scr, CPSR cpsr, ThreadContext *tc)
 
int ArmISA::flattenMiscRegNsBanked (MiscRegIndex reg, ThreadContext *tc)
 
int ArmISA::flattenMiscRegNsBanked (MiscRegIndex reg, ThreadContext *tc, bool ns)
 
 ArmISA::preUnflattenMiscReg ()
 
int ArmISA::unflattenMiscReg (int reg)
 

Variables

const char *const ArmISA::miscRegName []
 
 ArmISA::nz
 
Bitfield< 29 > ArmISA::c
 
Bitfield< 28 > ArmISA::v
 
Bitfield< 27 > ArmISA::q
 
Bitfield< 26, 25 > ArmISA::it1
 
Bitfield< 24 > ArmISA::j
 
Bitfield< 23, 22 > ArmISA::res0_23_22
 
Bitfield< 21 > ArmISA::ss
 
Bitfield< 20 > ArmISA::il
 
Bitfield< 19, 16 > ArmISA::ge
 
Bitfield< 15, 10 > ArmISA::it2
 
Bitfield< 9 > ArmISA::d
 
Bitfield< 9 > ArmISA::e
 
Bitfield< 8 > ArmISA::a
 
Bitfield< 7 > ArmISA::i
 
Bitfield< 6 > ArmISA::f
 
Bitfield< 8, 6 > ArmISA::aif
 
Bitfield< 9, 6 > ArmISA::daif
 
Bitfield< 5 > ArmISA::t
 
Bitfield< 4 > ArmISA::width
 
Bitfield< 3, 2 > ArmISA::el
 
Bitfield< 4, 0 > ArmISA::mode
 
Bitfield< 0 > ArmISA::sp
 
static const uint32_t ArmISA::CpsrMaskQ = 0x08000000
 
Bitfield< 10 > ArmISA::tdosa
 
Bitfield< 9 > ArmISA::tda
 
Bitfield< 8 > ArmISA::tde
 
Bitfield< 7 > ArmISA::hpme
 
Bitfield< 6 > ArmISA::tpm
 
Bitfield< 5 > ArmISA::tpmcr
 
Bitfield< 4, 0 > ArmISA::hpmn
 
Bitfield< 20 > ArmISA::tta
 
Bitfield< 15 > ArmISA::tase
 
Bitfield< 13 > ArmISA::tcp13
 
Bitfield< 12 > ArmISA::tcp12
 
Bitfield< 11 > ArmISA::tcp11
 
Bitfield< 10 > ArmISA::tcp10
 
Bitfield< 10 > ArmISA::tfp
 
Bitfield< 9 > ArmISA::tcp9
 
Bitfield< 8 > ArmISA::tcp8
 
Bitfield< 7 > ArmISA::tcp7
 
Bitfield< 6 > ArmISA::tcp6
 
Bitfield< 5 > ArmISA::tcp5
 
Bitfield< 4 > ArmISA::tcp4
 
Bitfield< 3 > ArmISA::tcp3
 
Bitfield< 2 > ArmISA::tcp2
 
Bitfield< 1 > ArmISA::tcp1
 
Bitfield< 0 > ArmISA::tcp0
 
Bitfield< 16 > ArmISA::ttee
 
Bitfield< 15 > ArmISA::t15
 
Bitfield< 13 > ArmISA::t13
 
Bitfield< 12 > ArmISA::t12
 
Bitfield< 11 > ArmISA::t11
 
Bitfield< 10 > ArmISA::t10
 
Bitfield< 9 > ArmISA::t9
 
Bitfield< 8 > ArmISA::t8
 
Bitfield< 7 > ArmISA::t7
 
Bitfield< 6 > ArmISA::t6
 
Bitfield< 5 > ArmISA::t5
 
Bitfield< 4 > ArmISA::t4
 
Bitfield< 3 > ArmISA::t3
 
Bitfield< 2 > ArmISA::t2
 
Bitfield< 1 > ArmISA::t1
 
Bitfield< 0 > ArmISA::t0
 
Bitfield< 32 > ArmISA::cd
 
Bitfield< 31 > ArmISA::rw
 
Bitfield< 30 > ArmISA::trvm
 
Bitfield< 29 > ArmISA::hcd
 
Bitfield< 28 > ArmISA::tdz
 
Bitfield< 27 > ArmISA::tge
 
Bitfield< 26 > ArmISA::tvm
 
Bitfield< 25 > ArmISA::ttlb
 
Bitfield< 24 > ArmISA::tpu
 
Bitfield< 23 > ArmISA::tpc
 
Bitfield< 22 > ArmISA::tsw
 
Bitfield< 21 > ArmISA::tac
 
Bitfield< 21 > ArmISA::tacr
 
Bitfield< 20 > ArmISA::tidcp
 
Bitfield< 19 > ArmISA::tsc
 
Bitfield< 18 > ArmISA::tid3
 
Bitfield< 17 > ArmISA::tid2
 
Bitfield< 16 > ArmISA::tid1
 
Bitfield< 15 > ArmISA::tid0
 
Bitfield< 14 > ArmISA::twe
 
Bitfield< 13 > ArmISA::twi
 
Bitfield< 12 > ArmISA::dc
 
Bitfield< 11, 10 > ArmISA::bsu
 
Bitfield< 9 > ArmISA::fb
 
Bitfield< 8 > ArmISA::va
 
Bitfield< 8 > ArmISA::vse
 
Bitfield< 7 > ArmISA::vi
 
Bitfield< 6 > ArmISA::vf
 
Bitfield< 5 > ArmISA::amo
 
Bitfield< 4 > ArmISA::imo
 
Bitfield< 3 > ArmISA::fmo
 
Bitfield< 2 > ArmISA::ptw
 
Bitfield< 1 > ArmISA::swio
 
Bitfield< 0 > ArmISA::vm
 
Bitfield< 19 > ArmISA::rfr
 
Bitfield< 15 > ArmISA::nsasedis
 
Bitfield< 14 > ArmISA::nsd32dis
 
Bitfield< 13 > ArmISA::cp13
 
Bitfield< 12 > ArmISA::cp12
 
Bitfield< 11 > ArmISA::cp11
 
Bitfield< 10 > ArmISA::cp10
 
Bitfield< 9 > ArmISA::cp9
 
Bitfield< 8 > ArmISA::cp8
 
Bitfield< 7 > ArmISA::cp7
 
Bitfield< 6 > ArmISA::cp6
 
Bitfield< 5 > ArmISA::cp5
 
Bitfield< 4 > ArmISA::cp4
 
Bitfield< 3 > ArmISA::cp3
 
Bitfield< 2 > ArmISA::cp2
 
Bitfield< 1 > ArmISA::cp1
 
Bitfield< 0 > ArmISA::cp0
 
Bitfield< 11 > ArmISA::st
 
Bitfield< 9 > ArmISA::sif
 
Bitfield< 8 > ArmISA::hce
 
Bitfield< 7 > ArmISA::scd
 
Bitfield< 7 > ArmISA::smd
 
Bitfield< 6 > ArmISA::nEt
 
Bitfield< 5 > ArmISA::aw
 
Bitfield< 4 > ArmISA::fw
 
Bitfield< 3 > ArmISA::ea
 
Bitfield< 2 > ArmISA::fiq
 
Bitfield< 1 > ArmISA::irq
 
Bitfield< 0 > ArmISA::ns
 
Bitfield< 29 > ArmISA::afe
 
Bitfield< 28 > ArmISA::tre
 
Bitfield< 27 > ArmISA::nmfi
 
Bitfield< 26 > ArmISA::uci
 
Bitfield< 25 > ArmISA::ee
 
Bitfield< 24 > ArmISA::ve
 
Bitfield< 24 > ArmISA::e0e
 
Bitfield< 23 > ArmISA::xp
 
Bitfield< 22 > ArmISA::u
 
Bitfield< 21 > ArmISA::fi
 
Bitfield< 20 > ArmISA::uwxn
 
Bitfield< 19 > ArmISA::dz
 
Bitfield< 19 > ArmISA::wxn
 
Bitfield< 18 > ArmISA::ntwe
 
Bitfield< 18 > ArmISA::rao2
 
Bitfield< 16 > ArmISA::ntwi
 
Bitfield< 16 > ArmISA::rao3
 
Bitfield< 15 > ArmISA::uct
 
Bitfield< 14 > ArmISA::rr
 
Bitfield< 14 > ArmISA::dze
 
Bitfield< 11 > ArmISA::z
 
Bitfield< 10 > ArmISA::sw
 
Bitfield< 9, 8 > ArmISA::rs
 
Bitfield< 9 > ArmISA::uma
 
Bitfield< 8 > ArmISA::sed
 
Bitfield< 7 > ArmISA::b
 
Bitfield< 7 > ArmISA::itd
 
Bitfield< 6, 3 > ArmISA::rao4
 
Bitfield< 6 > ArmISA::thee
 
Bitfield< 5 > ArmISA::cp15ben
 
Bitfield< 4 > ArmISA::sa0
 
Bitfield< 3 > ArmISA::sa
 
Bitfield< 0 > ArmISA::m
 
Bitfield< 21, 20 > ArmISA::fpen
 
Bitfield< 29, 28 > ArmISA::rsvd
 
Bitfield< 30 > ArmISA::d32dis
 
Bitfield< 31 > ArmISA::asedis
 
 ArmISA::fsLow
 
Bitfield< 5, 0 > ArmISA::status
 
Bitfield< 7, 4 > ArmISA::domain
 
Bitfield< 9 > ArmISA::lpae
 
Bitfield< 10 > ArmISA::fsHigh
 
Bitfield< 11 > ArmISA::wnr
 
Bitfield< 12 > ArmISA::ext
 
Bitfield< 13 > ArmISA::cm
 
Bitfield< 1 > ArmISA::dzc
 
Bitfield< 2 > ArmISA::ofc
 
Bitfield< 3 > ArmISA::ufc
 
Bitfield< 4 > ArmISA::ixc
 
Bitfield< 7 > ArmISA::idc
 
Bitfield< 8 > ArmISA::ioe
 
Bitfield< 10 > ArmISA::ofe
 
Bitfield< 11 > ArmISA::ufe
 
Bitfield< 12 > ArmISA::ixe
 
Bitfield< 15 > ArmISA::ide
 
Bitfield< 18, 16 > ArmISA::len
 
Bitfield< 21, 20 > ArmISA::stride
 
Bitfield< 23, 22 > ArmISA::rMode
 
Bitfield< 24 > ArmISA::fz
 
Bitfield< 25 > ArmISA::dn
 
Bitfield< 26 > ArmISA::ahp
 
Bitfield< 27 > ArmISA::qc
 
Bitfield< 31 > ArmISA::n
 
static const uint32_t ArmISA::FpscrExcMask = 0x0000009F
 
static const uint32_t ArmISA::FpscrQcMask = 0x08000000
 
Bitfield< 30 > ArmISA::en
 
Bitfield< 29, 0 > ArmISA::subArchDefined
 
 ArmISA::advSimdRegisters
 
Bitfield< 7, 4 > ArmISA::singlePrecision
 
Bitfield< 11, 8 > ArmISA::doublePrecision
 
Bitfield< 15, 12 > ArmISA::vfpExceptionTrapping
 
Bitfield< 19, 16 > ArmISA::divide
 
Bitfield< 23, 20 > ArmISA::squareRoot
 
Bitfield< 27, 24 > ArmISA::shortVectors
 
Bitfield< 31, 28 > ArmISA::roundingModes
 
 ArmISA::flushToZero
 
Bitfield< 7, 4 > ArmISA::defaultNaN
 
Bitfield< 11, 8 > ArmISA::advSimdLoadStore
 
Bitfield< 15, 12 > ArmISA::advSimdInteger
 
Bitfield< 19, 16 > ArmISA::advSimdSinglePrecision
 
Bitfield< 23, 20 > ArmISA::advSimdHalfPrecision
 
Bitfield< 27, 24 > ArmISA::vfpHalfPrecision
 
Bitfield< 31, 28 > ArmISA::raz
 
Bitfield< 4 > ArmISA::pd0
 
Bitfield< 5 > ArmISA::pd1
 
Bitfield< 5, 0 > ArmISA::t0sz
 
Bitfield< 7 > ArmISA::epd0
 
Bitfield< 9, 8 > ArmISA::irgn0
 
Bitfield< 11, 10 > ArmISA::orgn0
 
Bitfield< 13, 12 > ArmISA::sh0
 
Bitfield< 14 > ArmISA::tg0
 
Bitfield< 21, 16 > ArmISA::t1sz
 
Bitfield< 22 > ArmISA::a1
 
Bitfield< 23 > ArmISA::epd1
 
Bitfield< 25, 24 > ArmISA::irgn1
 
Bitfield< 27, 26 > ArmISA::orgn1
 
Bitfield< 29, 28 > ArmISA::sh1
 
Bitfield< 30 > ArmISA::tg1
 
Bitfield< 34, 32 > ArmISA::ips
 
Bitfield< 36 > ArmISA::as
 
Bitfield< 37 > ArmISA::tbi0
 
Bitfield< 38 > ArmISA::tbi1
 
Bitfield< 31 > ArmISA::eae
 
Bitfield< 18, 16 > ArmISA::ps
 
Bitfield< 20 > ArmISA::tbi
 
Bitfield< 4 > ArmISA::s
 
Bitfield< 5, 0 > ArmISA::t0sz64
 
Bitfield< 7, 6 > ArmISA::sl0
 
 ArmISA::tr0
 
Bitfield< 3, 2 > ArmISA::tr1
 
Bitfield< 5, 4 > ArmISA::tr2
 
Bitfield< 7, 6 > ArmISA::tr3
 
Bitfield< 9, 8 > ArmISA::tr4
 
Bitfield< 11, 10 > ArmISA::tr5
 
Bitfield< 13, 12 > ArmISA::tr6
 
Bitfield< 15, 14 > ArmISA::tr7
 
Bitfield< 16 > ArmISA::ds0
 
Bitfield< 17 > ArmISA::ds1
 
Bitfield< 18 > ArmISA::ns0
 
Bitfield< 19 > ArmISA::ns1
 
Bitfield< 24 > ArmISA::nos0
 
Bitfield< 25 > ArmISA::nos1
 
Bitfield< 26 > ArmISA::nos2
 
Bitfield< 27 > ArmISA::nos3
 
Bitfield< 28 > ArmISA::nos4
 
Bitfield< 29 > ArmISA::nos5
 
Bitfield< 30 > ArmISA::nos6
 
Bitfield< 31 > ArmISA::nos7
 
 ArmISA::ir0
 
Bitfield< 3, 2 > ArmISA::ir1
 
Bitfield< 5, 4 > ArmISA::ir2
 
Bitfield< 7, 6 > ArmISA::ir3
 
Bitfield< 9, 8 > ArmISA::ir4
 
Bitfield< 11, 10 > ArmISA::ir5
 
Bitfield< 13, 12 > ArmISA::ir6
 
Bitfield< 15, 14 > ArmISA::ir7
 
Bitfield< 17, 16 > ArmISA::or0
 
Bitfield< 19, 18 > ArmISA::or1
 
Bitfield< 21, 20 > ArmISA::or2
 
Bitfield< 23, 22 > ArmISA::or3
 
Bitfield< 25, 24 > ArmISA::or4
 
Bitfield< 27, 26 > ArmISA::or5
 
Bitfield< 29, 28 > ArmISA::or6
 
Bitfield< 31, 30 > ArmISA::or7
 
 ArmISA::asid
 
Bitfield< 31, 8 > ArmISA::procid
 
 ArmISA::sataRAMLatency
 
Bitfield< 4, 3 > ArmISA::reserved_4_3
 
Bitfield< 5 > ArmISA::dataRAMSetup
 
Bitfield< 8, 6 > ArmISA::tagRAMLatency
 
Bitfield< 9 > ArmISA::tagRAMSetup
 
Bitfield< 11, 10 > ArmISA::dataRAMSlice
 
Bitfield< 12 > ArmISA::tagRAMSlice
 
Bitfield< 20, 13 > ArmISA::reserved_20_13
 
Bitfield< 21 > ArmISA::eccandParityEnable
 
Bitfield< 22 > ArmISA::reserved_22
 
Bitfield< 23 > ArmISA::interptCtrlPresent
 
Bitfield< 25, 24 > ArmISA::numCPUs
 
Bitfield< 30, 26 > ArmISA::reserved_30_26
 
Bitfield< 31 > ArmISA::l2rstDISABLE_monitor
 
 ArmISA::iCacheLineSize
 
Bitfield< 13, 4 > ArmISA::raz_13_4
 
Bitfield< 15, 14 > ArmISA::l1IndexPolicy
 
Bitfield< 19, 16 > ArmISA::dCacheLineSize
 
Bitfield< 23, 20 > ArmISA::erg
 
Bitfield< 27, 24 > ArmISA::cwg
 
Bitfield< 28 > ArmISA::raz_28
 
Bitfield< 31, 29 > ArmISA::format
 
 ArmISA::sel
 
 ArmISA::attr
 
Bitfield< 39, 12 > ArmISA::pa
 
Bitfield< 8, 7 > ArmISA::sh
 
 ArmISA::ec
 
Bitfield< 15, 0 > ArmISA::imm16
 
Bitfield< 13, 12 > ArmISA::res1_13_12_el2
 
Bitfield< 9, 0 > ArmISA::res1_9_0_el2
 

Generated on Fri Jun 9 2017 13:03:55 for gem5 by doxygen 1.8.6