pra_constants.hh File Reference

#include "arch/riscv/types.hh"
#include "base/bitunion.hh"

Go to the source code of this file.

Namespaces
	RiscvISA

Functions
	RiscvISA::BitUnion32 (IndexReg) Bitfield< 31 > p
	RiscvISA::EndBitUnion (IndexReg) BitUnion32(RandomReg) Bitfield< 30
	RiscvISA::EndBitUnion (RandomReg) BitUnion64(EntryLoReg) Bitfield< 63
	RiscvISA::EndBitUnion (EntryLoReg) BitUnion64(ContextReg) Bitfield< 63
	RiscvISA::EndBitUnion (ContextReg) BitUnion32(PageMaskReg) Bitfield< 28
	RiscvISA::EndBitUnion (PageMaskReg) BitUnion32(PageGrainReg) Bitfield< 31
	RiscvISA::EndBitUnion (PageGrainReg) BitUnion32(WiredReg) Bitfield< 30
	RiscvISA::EndBitUnion (WiredReg) BitUnion32(HWREnaReg) Bitfield< 31
	RiscvISA::EndBitUnion (HWREnaReg) BitUnion64(EntryHiReg) Bitfield< 63
	RiscvISA::EndBitUnion (EntryHiReg) BitUnion32(StatusReg) SubBitUnion(cu
	RiscvISA::EndSubBitUnion (cu) Bitfield< 27 > rp
	RiscvISA::SubBitUnion (im, 15, 8) Bitfield< 15 > im7
	RiscvISA::EndSubBitUnion (im) Bitfield< 7 > kx
	RiscvISA::EndBitUnion (StatusReg) BitUnion32(IntCtlReg) Bitfield< 31
	RiscvISA::EndBitUnion (IntCtlReg) BitUnion32(SRSCtlReg) Bitfield< 29
	RiscvISA::EndBitUnion (SRSCtlReg) BitUnion32(SRSMapReg) Bitfield< 31
	RiscvISA::EndBitUnion (SRSMapReg) BitUnion32(CauseReg) Bitfield< 31 > bd
	RiscvISA::SubBitUnion (ip, 15, 8) Bitfield< 15 > ip7
	RiscvISA::EndSubBitUnion (ip)
	RiscvISA::EndBitUnion (CauseReg) BitUnion32(PRIdReg) Bitfield< 31
	RiscvISA::EndBitUnion (PRIdReg) BitUnion32(EBaseReg) Bitfield< 29
	RiscvISA::EndBitUnion (EBaseReg) BitUnion32(ConfigReg) Bitfield< 31 > m
	RiscvISA::EndBitUnion (ConfigReg) BitUnion32(Config1Reg) Bitfield< 31 > m
	RiscvISA::EndBitUnion (Config1Reg) BitUnion32(Config2Reg) Bitfield< 31 > m
	RiscvISA::EndBitUnion (Config2Reg) BitUnion32(Config3Reg) Bitfield< 31 > m
	RiscvISA::EndBitUnion (Config3Reg) BitUnion64(WatchLoReg) Bitfield< 63
	RiscvISA::EndBitUnion (WatchLoReg) BitUnion32(WatchHiReg) Bitfield< 31 > m
	RiscvISA::EndBitUnion (WatchHiReg) BitUnion32(PerfCntCtlReg) Bitfield< 31 > m
	RiscvISA::EndBitUnion (PerfCntCtlReg) BitUnion32(CacheErrReg) Bitfield< 31 > er
	RiscvISA::EndBitUnion (CacheErrReg) BitUnion32(TagLoReg) Bitfield< 31

Variables
Bitfield< 30, 0 >	RiscvISA::index
	RiscvISA::random
	RiscvISA::fill
Bitfield< 29, 6 >	RiscvISA::pfn
Bitfield< 5, 3 >	RiscvISA::c
Bitfield< 2 >	RiscvISA::d
Bitfield< 1 >	RiscvISA::v
Bitfield< 0 >	RiscvISA::g
	RiscvISA::pteBase
Bitfield< 22, 4 >	RiscvISA::badVPN2
	RiscvISA::mask
Bitfield< 12, 11 >	RiscvISA::maskx
	RiscvISA::aseUp
Bitfield< 29 >	RiscvISA::elpa
Bitfield< 28 >	RiscvISA::esp
Bitfield< 12, 8 >	RiscvISA::aseDn
	RiscvISA::wired
	RiscvISA::impl
	RiscvISA::r
Bitfield< 39, 13 >	RiscvISA::vpn2
Bitfield< 12, 11 >	RiscvISA::vpn2x
Bitfield< 7, 0 >	RiscvISA::asid
Bitfield< 31 >	RiscvISA::cu3
Bitfield< 30 >	RiscvISA::cu2
Bitfield< 29 >	RiscvISA::cu1
Bitfield< 28 >	RiscvISA::cu0
Bitfield< 26 >	RiscvISA::fr
Bitfield< 25 >	RiscvISA::re
Bitfield< 24 >	RiscvISA::mx
Bitfield< 23 >	RiscvISA::px
Bitfield< 22 >	RiscvISA::bev
Bitfield< 21 >	RiscvISA::ts
Bitfield< 20 >	RiscvISA::sr
Bitfield< 19 >	RiscvISA::nmi
Bitfield< 15, 10 >	RiscvISA::ipl
Bitfield< 14 >	RiscvISA::im6
Bitfield< 13 >	RiscvISA::im5
Bitfield< 12 >	RiscvISA::im4
Bitfield< 11 >	RiscvISA::im3
Bitfield< 10 >	RiscvISA::im2
Bitfield< 9 >	RiscvISA::im1
Bitfield< 8 >	RiscvISA::im0
Bitfield< 6 >	RiscvISA::sx
Bitfield< 5 >	RiscvISA::ux
Bitfield< 4, 3 >	RiscvISA::ksu
Bitfield< 4 >	RiscvISA::um
Bitfield< 3 >	RiscvISA::r0
Bitfield< 2 >	RiscvISA::erl
Bitfield< 1 >	RiscvISA::exl
Bitfield< 0 >	RiscvISA::ie
	RiscvISA::ipti
Bitfield< 28, 26 >	RiscvISA::ippci
Bitfield< 9, 5 >	RiscvISA::vs
	RiscvISA::hss
Bitfield< 21, 18 >	RiscvISA::eicss
Bitfield< 15, 12 >	RiscvISA::ess
Bitfield< 9, 6 >	RiscvISA::pss
Bitfield< 3, 0 >	RiscvISA::css
	RiscvISA::ssv7
Bitfield< 27, 24 >	RiscvISA::ssv6
Bitfield< 23, 20 >	RiscvISA::ssv5
Bitfield< 19, 16 >	RiscvISA::ssv4
Bitfield< 15, 12 >	RiscvISA::ssv3
Bitfield< 11, 8 >	RiscvISA::ssv2
Bitfield< 7, 4 >	RiscvISA::ssv1
Bitfield< 3, 0 >	RiscvISA::ssv0
Bitfield< 30 >	RiscvISA::ti
Bitfield< 29, 28 >	RiscvISA::ce
Bitfield< 27 >	RiscvISA::dc
Bitfield< 26 >	RiscvISA::pci
Bitfield< 23 >	RiscvISA::iv
Bitfield< 22 >	RiscvISA::wp
Bitfield< 15, 10 >	RiscvISA::ripl
Bitfield< 14 >	RiscvISA::ip6
Bitfield< 13 >	RiscvISA::ip5
Bitfield< 12 >	RiscvISA::ip4
Bitfield< 11 >	RiscvISA::ip3
Bitfield< 10 >	RiscvISA::ip2
Bitfield< 9 >	RiscvISA::ip1
Bitfield< 8 >	RiscvISA::ip0
Bitfield< 6, 2 >	RiscvISA::excCode
	RiscvISA::coOp
Bitfield< 23, 16 >	RiscvISA::coId
Bitfield< 15, 8 >	RiscvISA::procId
Bitfield< 7, 0 >	RiscvISA::rev
	RiscvISA::exceptionBase
Bitfield< 9, 9 >	RiscvISA::cpuNum
Bitfield< 30, 28 >	RiscvISA::k23
Bitfield< 27, 25 >	RiscvISA::ku
Bitfield< 15 >	RiscvISA::be
Bitfield< 14, 13 >	RiscvISA::at
Bitfield< 12, 10 >	RiscvISA::ar
Bitfield< 9, 7 >	RiscvISA::mt
Bitfield< 3 >	RiscvISA::vi
Bitfield< 2, 0 >	RiscvISA::k0
Bitfield< 30, 25 >	RiscvISA::mmuSize
Bitfield< 24, 22 >	RiscvISA::is
Bitfield< 21, 19 >	RiscvISA::il
Bitfield< 18, 16 >	RiscvISA::ia
Bitfield< 15, 13 >	RiscvISA::ds
Bitfield< 12, 10 >	RiscvISA::dl
Bitfield< 9, 7 >	RiscvISA::da
Bitfield< 6 >	RiscvISA::c2
Bitfield< 5 >	RiscvISA::md
Bitfield< 4 >	RiscvISA::pc
Bitfield< 3 >	RiscvISA::wr
Bitfield< 2 >	RiscvISA::ca
Bitfield< 1 >	RiscvISA::ep
Bitfield< 0 >	RiscvISA::fp
Bitfield< 30, 28 >	RiscvISA::tu
Bitfield< 23, 20 >	RiscvISA::tl
Bitfield< 19, 16 >	RiscvISA::ta
Bitfield< 15, 12 >	RiscvISA::su
Bitfield< 11, 8 >	RiscvISA::ss
Bitfield< 7, 4 >	RiscvISA::sl
Bitfield< 3, 0 >	RiscvISA::sa
Bitfield< 10 >	RiscvISA::dspp
Bitfield< 7 >	RiscvISA::lpa
Bitfield< 6 >	RiscvISA::veic
Bitfield< 5 >	RiscvISA::vint
Bitfield< 4 >	RiscvISA::sp
Bitfield< 1 >	RiscvISA::sm
	RiscvISA::vaddr
Bitfield< 2 >	RiscvISA::i
Bitfield< 0 >	RiscvISA::w
Bitfield< 10, 5 >	RiscvISA::event
Bitfield< 3 >	RiscvISA::u
Bitfield< 2 >	RiscvISA::s
Bitfield< 1 >	RiscvISA::k
Bitfield< 30 >	RiscvISA::ec
Bitfield< 29 >	RiscvISA::ed
Bitfield< 28 >	RiscvISA::et
Bitfield< 27 >	RiscvISA::es
Bitfield< 26 >	RiscvISA::ee
Bitfield< 25 >	RiscvISA::eb
	RiscvISA::pTagLo
Bitfield< 7, 6 >	RiscvISA::pState
Bitfield< 5 >	RiscvISA::l
Bitfield< 0 >	RiscvISA::p