Go to the source code of this file.
|
enum | SparcISA::MiscRegIndex {
SparcISA::MISCREG_ASI,
SparcISA::MISCREG_TICK,
SparcISA::MISCREG_FPRS,
SparcISA::MISCREG_PCR,
SparcISA::MISCREG_PIC,
SparcISA::MISCREG_GSR,
SparcISA::MISCREG_SOFTINT_SET,
SparcISA::MISCREG_SOFTINT_CLR,
SparcISA::MISCREG_SOFTINT,
SparcISA::MISCREG_TICK_CMPR,
SparcISA::MISCREG_STICK,
SparcISA::MISCREG_STICK_CMPR,
SparcISA::MISCREG_TPC,
SparcISA::MISCREG_TNPC,
SparcISA::MISCREG_TSTATE,
SparcISA::MISCREG_TT,
SparcISA::MISCREG_PRIVTICK,
SparcISA::MISCREG_TBA,
SparcISA::MISCREG_PSTATE,
SparcISA::MISCREG_TL,
SparcISA::MISCREG_PIL,
SparcISA::MISCREG_CWP,
SparcISA::MISCREG_GL,
SparcISA::MISCREG_HPSTATE,
SparcISA::MISCREG_HTSTATE,
SparcISA::MISCREG_HINTP,
SparcISA::MISCREG_HTBA,
SparcISA::MISCREG_HVER,
SparcISA::MISCREG_STRAND_STS_REG,
SparcISA::MISCREG_HSTICK_CMPR,
SparcISA::MISCREG_FSR,
SparcISA::MISCREG_MMU_P_CONTEXT,
SparcISA::MISCREG_MMU_S_CONTEXT,
SparcISA::MISCREG_MMU_PART_ID,
SparcISA::MISCREG_MMU_LSU_CTRL,
SparcISA::MISCREG_SCRATCHPAD_R0,
SparcISA::MISCREG_SCRATCHPAD_R1,
SparcISA::MISCREG_SCRATCHPAD_R2,
SparcISA::MISCREG_SCRATCHPAD_R3,
SparcISA::MISCREG_SCRATCHPAD_R4,
SparcISA::MISCREG_SCRATCHPAD_R5,
SparcISA::MISCREG_SCRATCHPAD_R6,
SparcISA::MISCREG_SCRATCHPAD_R7,
SparcISA::MISCREG_QUEUE_CPU_MONDO_HEAD,
SparcISA::MISCREG_QUEUE_CPU_MONDO_TAIL,
SparcISA::MISCREG_QUEUE_DEV_MONDO_HEAD,
SparcISA::MISCREG_QUEUE_DEV_MONDO_TAIL,
SparcISA::MISCREG_QUEUE_RES_ERROR_HEAD,
SparcISA::MISCREG_QUEUE_RES_ERROR_TAIL,
SparcISA::MISCREG_QUEUE_NRES_ERROR_HEAD,
SparcISA::MISCREG_QUEUE_NRES_ERROR_TAIL,
SparcISA::MISCREG_TLB_DATA,
SparcISA::MISCREG_NUMMISCREGS
} |
|