| _status | DefaultFetch< Impl > | private |
| Active enum value | DefaultFetch< Impl > | |
| activeThreads | DefaultFetch< Impl > | private |
| Blocked enum value | DefaultFetch< Impl > | |
| Branch enum value | DefaultFetch< Impl > | |
| branchCount() | DefaultFetch< Impl > | private |
| branchPred | DefaultFetch< Impl > | private |
| branchRate | DefaultFetch< Impl > | private |
| buildInst(ThreadID tid, StaticInstPtr staticInst, StaticInstPtr curMacroop, TheISA::PCState thisPC, TheISA::PCState nextPC, bool trace) | DefaultFetch< Impl > | private |
| cacheBlkSize | DefaultFetch< Impl > | private |
| cacheBlocked | DefaultFetch< Impl > | private |
| checkInterrupt(Addr pc) | DefaultFetch< Impl > | inlineprivate |
| checkSignalsAndUpdate(ThreadID tid) | DefaultFetch< Impl > | |
| checkStall(ThreadID tid) const | DefaultFetch< Impl > | private |
| commitToFetchDelay | DefaultFetch< Impl > | private |
| cpu | DefaultFetch< Impl > | private |
| CPUPol typedef | DefaultFetch< Impl > | |
| deactivateThread(ThreadID tid) | DefaultFetch< Impl > | |
| decoder | DefaultFetch< Impl > | |
| decodeToFetchDelay | DefaultFetch< Impl > | private |
| decodeWidth | DefaultFetch< Impl > | private |
| DefaultFetch(O3CPU *_cpu, DerivO3CPUParams *params) | DefaultFetch< Impl > | |
| delayedCommit | DefaultFetch< Impl > | private |
| doSquash(const TheISA::PCState &newPC, const DynInstPtr squashInst, ThreadID tid) | DefaultFetch< Impl > | inlineprivate |
| drainResume() | DefaultFetch< Impl > | |
| drainSanityCheck() const | DefaultFetch< Impl > | |
| drainStall(ThreadID tid) | DefaultFetch< Impl > | |
| DynInst typedef | DefaultFetch< Impl > | |
| DynInstPtr typedef | DefaultFetch< Impl > | |
| ExtMachInst typedef | DefaultFetch< Impl > | |
| fetch(bool &status_change) | DefaultFetch< Impl > | |
| fetchBlockedCycles | DefaultFetch< Impl > | private |
| fetchBuffer | DefaultFetch< Impl > | private |
| fetchBufferAlignPC(Addr addr) | DefaultFetch< Impl > | inline |
| fetchBufferMask | DefaultFetch< Impl > | private |
| fetchBufferPC | DefaultFetch< Impl > | private |
| fetchBufferSize | DefaultFetch< Impl > | private |
| fetchBufferValid | DefaultFetch< Impl > | private |
| fetchCacheLine(Addr vaddr, ThreadID tid, Addr pc) | DefaultFetch< Impl > | private |
| fetchCycles | DefaultFetch< Impl > | private |
| fetchedBranches | DefaultFetch< Impl > | private |
| fetchedCacheLines | DefaultFetch< Impl > | private |
| fetchedInsts | DefaultFetch< Impl > | private |
| fetchIcacheSquashes | DefaultFetch< Impl > | private |
| fetchIcacheWaitRetryStallCycles | DefaultFetch< Impl > | private |
| fetchIdleCycles | DefaultFetch< Impl > | private |
| Fetching enum value | DefaultFetch< Impl > | |
| fetchMiscStallCycles | DefaultFetch< Impl > | private |
| fetchNisnDist | DefaultFetch< Impl > | private |
| fetchNoActiveThreadStallCycles | DefaultFetch< Impl > | private |
| fetchOffset | DefaultFetch< Impl > | private |
| fetchPendingDrainCycles | DefaultFetch< Impl > | private |
| fetchPendingQuiesceStallCycles | DefaultFetch< Impl > | private |
| fetchPendingTrapStallCycles | DefaultFetch< Impl > | private |
| fetchPolicy | DefaultFetch< Impl > | private |
| FetchPriority enum name | DefaultFetch< Impl > | |
| fetchQueue | DefaultFetch< Impl > | private |
| fetchQueueSize | DefaultFetch< Impl > | private |
| fetchRate | DefaultFetch< Impl > | private |
| fetchSquashCycles | DefaultFetch< Impl > | private |
| FetchStatus enum name | DefaultFetch< Impl > | |
| fetchStatus | DefaultFetch< Impl > | private |
| FetchStruct typedef | DefaultFetch< Impl > | |
| fetchTlbCycles | DefaultFetch< Impl > | private |
| fetchTlbSquashes | DefaultFetch< Impl > | private |
| fetchWidth | DefaultFetch< Impl > | private |
| finishTranslation(const Fault &fault, RequestPtr mem_req) | DefaultFetch< Impl > | private |
| finishTranslationEvent | DefaultFetch< Impl > | private |
| fromCommit | DefaultFetch< Impl > | private |
| fromDecode | DefaultFetch< Impl > | private |
| fromIEW | DefaultFetch< Impl > | private |
| fromRename | DefaultFetch< Impl > | private |
| getFetchingThread(FetchPriority &fetch_priority) | DefaultFetch< Impl > | private |
| IcacheAccessComplete enum value | DefaultFetch< Impl > | |
| icacheStallCycles | DefaultFetch< Impl > | private |
| IcacheWaitResponse enum value | DefaultFetch< Impl > | |
| IcacheWaitRetry enum value | DefaultFetch< Impl > | |
| Idle enum value | DefaultFetch< Impl > | |
| idleRate | DefaultFetch< Impl > | private |
| iewToFetchDelay | DefaultFetch< Impl > | private |
| Inactive enum value | DefaultFetch< Impl > | |
| instSize | DefaultFetch< Impl > | private |
| interruptPending | DefaultFetch< Impl > | private |
| IQ enum value | DefaultFetch< Impl > | |
| iqCount() | DefaultFetch< Impl > | private |
| isDrained() const | DefaultFetch< Impl > | |
| issuePipelinedIfetch | DefaultFetch< Impl > | private |
| ItlbWait enum value | DefaultFetch< Impl > | |
| lastIcacheStall | DefaultFetch< Impl > | private |
| lookupAndUpdateNextPC(DynInstPtr &inst, TheISA::PCState &pc) | DefaultFetch< Impl > | private |
| LSQ enum value | DefaultFetch< Impl > | |
| lsqCount() | DefaultFetch< Impl > | private |
| MachInst typedef | DefaultFetch< Impl > | |
| macroop | DefaultFetch< Impl > | private |
| memReq | DefaultFetch< Impl > | private |
| name() const | DefaultFetch< Impl > | |
| NoGoodAddr enum value | DefaultFetch< Impl > | |
| numFetchingThreads | DefaultFetch< Impl > | private |
| numInst | DefaultFetch< Impl > | private |
| numThreads | DefaultFetch< Impl > | private |
| O3CPU typedef | DefaultFetch< Impl > | |
| pc | DefaultFetch< Impl > | private |
| pipelineIcacheAccesses(ThreadID tid) | DefaultFetch< Impl > | private |
| ppFetch | DefaultFetch< Impl > | private |
| ppFetchRequestSent | DefaultFetch< Impl > | private |
| predictedBranches | DefaultFetch< Impl > | private |
| priorityList | DefaultFetch< Impl > | private |
| processCacheCompletion(PacketPtr pkt) | DefaultFetch< Impl > | |
| profileStall(ThreadID tid) | DefaultFetch< Impl > | private |
| QuiescePending enum value | DefaultFetch< Impl > | |
| recvReqRetry() | DefaultFetch< Impl > | |
| regProbePoints() | DefaultFetch< Impl > | |
| regStats() | DefaultFetch< Impl > | |
| renameToFetchDelay | DefaultFetch< Impl > | private |
| resetStage() | DefaultFetch< Impl > | private |
| retryPkt | DefaultFetch< Impl > | private |
| retryTid | DefaultFetch< Impl > | private |
| RoundRobin enum value | DefaultFetch< Impl > | |
| roundRobin() | DefaultFetch< Impl > | private |
| Running enum value | DefaultFetch< Impl > | |
| setActiveThreads(std::list< ThreadID > *at_ptr) | DefaultFetch< Impl > | |
| setFetchQueue(TimeBuffer< FetchStruct > *fq_ptr) | DefaultFetch< Impl > | |
| setTimeBuffer(TimeBuffer< TimeStruct > *time_buffer) | DefaultFetch< Impl > | |
| SingleThread enum value | DefaultFetch< Impl > | |
| squash(const TheISA::PCState &newPC, const InstSeqNum seq_num, DynInstPtr squashInst, ThreadID tid) | DefaultFetch< Impl > | |
| squashFromDecode(const TheISA::PCState &newPC, const DynInstPtr squashInst, const InstSeqNum seq_num, ThreadID tid) | DefaultFetch< Impl > | private |
| Squashing enum value | DefaultFetch< Impl > | |
| stalls | DefaultFetch< Impl > | private |
| startupStage() | DefaultFetch< Impl > | |
| switchToActive() | DefaultFetch< Impl > | inlineprivate |
| switchToInactive() | DefaultFetch< Impl > | inlineprivate |
| takeOverFrom() | DefaultFetch< Impl > | |
| threadFetched | DefaultFetch< Impl > | private |
| ThreadStatus enum name | DefaultFetch< Impl > | |
| tick() | DefaultFetch< Impl > | |
| timeBuffer | DefaultFetch< Impl > | private |
| TimeStruct typedef | DefaultFetch< Impl > | |
| toDecode | DefaultFetch< Impl > | private |
| TrapPending enum value | DefaultFetch< Impl > | |
| updateFetchStatus() | DefaultFetch< Impl > | private |
| wakeFromQuiesce() | DefaultFetch< Impl > | |
| wroteToTimeBuffer | DefaultFetch< Impl > | private |
