- f -

• f : ArmISA
• fb : ArmISA
• fd : ArmISA
• fe : PowerISA , X86ISA
• fex : PowerISA
• ffxsr : X86ISA
• fg : PowerISA
• fi : ArmISA , PowerISA
• fill : MipsISA , RiscvISA
• fillHandler32 : SparcISA
• fillHandler64 : SparcISA
• fiq : ArmISA
• FirstArgumentReg : AlphaISA , MipsISA
• fix : X86ISA
• FIXED_B_SMAX : MipsISA
• FIXED_B_SMIN : MipsISA
• FIXED_B_UMAX : MipsISA
• FIXED_B_UMIN : MipsISA
• FIXED_H_SMAX : MipsISA
• FIXED_H_SMIN : MipsISA
• FIXED_H_UMAX : MipsISA
• FIXED_H_UMIN : MipsISA
• FIXED_L_SMAX : MipsISA
• FIXED_L_SMIN : MipsISA
• FIXED_L_UMAX : MipsISA
• FIXED_L_UMIN : MipsISA
• FIXED_SMAX : MipsISA
• FIXED_SMIN : MipsISA
• FIXED_UMAX : MipsISA
• FIXED_UMIN : MipsISA
• FIXED_W_SMAX : MipsISA
• FIXED_W_SMIN : MipsISA
• FIXED_W_UMAX : MipsISA
• FIXED_W_UMIN : MipsISA
• FlagShift : X86ISA
• FloatDivZero : RiscvISA
• FloatInexact : RiscvISA
• FloatInvalid : RiscvISA
• FloatOverflow : RiscvISA
• FloatUnderflow : RiscvISA
• flushToZero : ArmISA
• fm : ArmISA
• fmo : ArmISA
• fn : ArmISA
• format : ArmISA
• fp : MipsISA , RiscvISA
• FP_Reg_Base : ArmISA , MipsISA , PowerISA , RiscvISA
• fpen : ArmISA
• fpImm : ArmISA
• fpRegImm : ArmISA
• FpscrExcMask : ArmISA
• fpscrLen : ArmISA
• FpscrQcMask : ArmISA
• fpscrStride : ArmISA
• fr : MipsISA , PowerISA , RiscvISA
• FramePointerReg : AlphaISA , ArmISA , MipsISA , PowerISA , RiscvISA , SparcISA , X86ISA
• Frequency : SimClock
• FS : X86ISA
• fsgsbase : X86ISA
• fsHigh : ArmISA
• fsLow : ArmISA
• fu : PowerISA
• fw : ArmISA
• fxm : PowerISA
• fz : ArmISA