- i -

• ic() : iGbReg::TxdOp
• ICM_CM() : AlphaISA
• ICSR_FPE() : AlphaISA
• ICSR_SDE() : AlphaISA
• ICSR_SPE() : AlphaISA
• ide() : iGbReg::TxdOp
• if() : ArmISA
• ifcs() : iGbReg::TxdOp
• illegalExceptionReturn() : ArmISA
• inAArch64() : ArmISA
• initCPU() : AlphaISA , ArmISA , MipsISA , PowerISA , RiscvISA , SparcISA , X86ISA
• initializeIprTable() : AlphaISA
• initiateMemRead() : X86ISA
• initIPRs() : AlphaISA
• initParam() : PseudoInst
• initSimStats() : Stats
• initText() : Stats
• inPrivilegedMode() : ArmISA
• inSecureState() : ArmISA
• installSegDesc() : X86ISA
• INTREG_ABT() : ArmISA
• INTREG_FIQ() : ArmISA
• INTREG_FOLDED() : X86ISA
• INTREG_HYP() : ArmISA
• INTREG_IMPLICIT() : X86ISA
• INTREG_IRQ() : ArmISA
• INTREG_MICRO() : X86ISA
• INTREG_MON() : ArmISA
• INTREG_SVC() : ArmISA
• INTREG_UND() : ArmISA
• INTREG_USR() : ArmISA
• intRegInMode() : ArmISA
• inUserMode() : AlphaISA , ArmISA , MipsISA , PowerISA , RiscvISA , SparcISA , X86ISA
• ip() : iGbReg::TxdOp
• ipcse() : iGbReg::TxdOp
• ipcso() : iGbReg::TxdOp
• ipcss() : iGbReg::TxdOp
• iprAddressPseudoInst() : GenericISA
• IprIsReadable() : AlphaISA
• IprIsWritable() : AlphaISA
• isAdvDesc() : iGbReg::TxdOp
• isBigEndian64() : ArmISA
• isContext() : iGbReg::TxdOp
• isData() : iGbReg::TxdOp
• isGenericIprAccess() : GenericISA
• IsK0Seg() : AlphaISA
• IsK1Seg() : AlphaISA
• isLegacy() : iGbReg::TxdOp
• isNan() : MipsISA
• isQnan() : MipsISA
• isquietnan() : RiscvISA
• isquietnan< double >() : RiscvISA
• isquietnan< float >() : RiscvISA
• issignalingnan() : RiscvISA
• issignalingnan< double >() : RiscvISA
• issignalingnan< float >() : RiscvISA
• isSnan() : ArmISA , MipsISA
• isSP() : ArmISA
• isType() : iGbReg::TxdOp
• isTypes() : iGbReg::TxdOp
• IsUSeg() : AlphaISA
• isValidMiscReg() : X86ISA
• ITB_ASN_ASN() : AlphaISA
• ITB_PTE_ASMA() : AlphaISA
• ITB_PTE_FONR() : AlphaISA
• ITB_PTE_FONW() : AlphaISA
• ITB_PTE_GH() : AlphaISA
• ITB_PTE_PPN() : AlphaISA
• ITB_PTE_XRE() : AlphaISA
• itState() : ArmISA
• ixsm() : iGbReg::TxdOp