- s -

• schedStatEvent() : Stats
• serialize() : X86ISA
• set_fpscr() : ArmISA
• set_fpscr0() : ArmISA
• setCase() : UnitTest
• setCauseIP() : MipsISA
• setDd() : iGbReg::TxdOp
• setDebugLogger() : Trace
• setFPExceptions() : ArmISA
• setISA() : ArmISA
• setRFlags() : X86ISA
• setVfpMicroFlags() : ArmISA
• signExtend() : MipsISA
• simd_modified_imm() : ArmISA
• simdPack() : MipsISA
• simdUnpack() : MipsISA
• size() : X86ISA
• skipFunction() : AlphaISA , ArmISA , MipsISA , PowerISA , RiscvISA , SparcISA , X86ISA
• SPAlignmentCheckEnabled() : ArmISA
• startupCPU() : AlphaISA , ArmISA , MipsISA , NullISA , PowerISA , RiscvISA , SparcISA , X86ISA
• statElapsedTicks() : Stats
• statElapsedTime() : Stats
• statFinalTick() : Stats
• statsList() : Stats
• statsMap() : Stats
• storeFloat80() : X86ISA
• stringToRegister() : X86ISA
• sub128() : ArmISA
• SubBitUnion() : ArmISA , MipsISA , PowerISA , RiscvISA , X86ISA
• sum() : Stats
• switchcpu() : PseudoInst