Here is a list of all class members with links to the classes they belong to:

- f -

• f : ecoff_exechdr , KvmFPReg
• F() : LTAGE
• f : SimpleThread
• f1 : StatTest
• f1ToF2 : Minor::Pipeline
• f2 : StatTest
• f2ToD : Minor::Pipeline
• f2ToF1 : Minor::Pipeline
• f3 : StatTest
• f4 : StatTest
• f5 : StatTest
• f6 : StatTest
• f_bavail : X86Linux64::tgt_statfs
• f_bfree : X86Linux64::tgt_statfs
• F_BLK_SIZE : VirtIOBlock
• f_blocks : X86Linux64::tgt_statfs
• f_bsize : X86Linux64::tgt_statfs
• f_ffree : X86Linux64::tgt_statfs
• f_files : X86Linux64::tgt_statfs
• f_flags : ecoff_filehdr
• f_frsize : X86Linux64::tgt_statfs
• f_fsid : X86Linux64::tgt_statfs
• F_GEOMETRY : VirtIOBlock
• f_magic : ecoff_filehdr
• F_MOUNT_TAG : VirtIO9PBase
• F_MULTIPORT : VirtIOConsole
• f_namelen : X86Linux64::tgt_statfs
• f_nscns : ecoff_filehdr
• f_nsyms : ecoff_filehdr
• f_opthdr : ecoff_filehdr
• F_RO : VirtIOBlock
• F_SEG_MAX : VirtIOBlock
• F_SIZE : VirtIOConsole
• F_SIZE_MAX : VirtIOBlock
• f_spare : X86Linux64::tgt_statfs
• f_symptr : ecoff_filehdr
• f_timdat : ecoff_filehdr
• F_TOPOLOGY : VirtIOBlock
• f_type : X86Linux64::tgt_statfs
• FA : X86ISA::GpuTLB
• facility : DmesgEntry
• factor : PixelConverter::Channel
• failed : MathExprPowerModel
• Failed : Minor::LSQ::LSQRequest
• FailedDataRequest() : Minor::LSQ::FailedDataRequest
• failedTiming() : BaseXBar::Layer< SrcType, DstType >
• FailUnimplemented() : FailUnimplemented
• FALRU() : FALRU
• falseExpr : TimingExprIf
• FarIndex : ArmISA::DataAbort , ArmISA::PrefetchAbort , ArmISA::VirtualDataAbort
• FastDataAccessMMUMiss() : SparcISA::FastDataAccessMMUMiss , SparcISA::TLB
• FastInstructionAccessMMUMiss() : SparcISA::FastInstructionAccessMMUMiss , SparcISA::TLB
• fastmem : AtomicSimpleCPU
• FATAL : Logger
• FatalFunc : GenericISA::M5DebugFault
• fault : ArmISA::Stage2LookUp , ArmISA::Stage2MMU::Stage2Translation , ArmISA::TableWalker::WalkerState , BaseDynInst< Impl > , DefaultFetch< Impl >::FinishTranslationEvent , Minor::Fetch1::FetchRequest , Minor::ForwardLineData , Minor::LSQ::LSQRequest , Minor::MinorDynInst , MipsISA::ISA::CP0Event
• fault_model : GarnetNetwork
• fault_prob() : FaultModel
• fault_type : FaultModel , FaultModel::system_conf
• fault_type_to_string() : FaultModel
• fault_vector() : FaultModel
• faultAddr : ArmISA::AbortFault< T >
• faultId : DecoderFaultInst
• Faulting : BaseSimpleCPU
• FaultModel() : FaultModel
• faultName() : DecoderFaultInst , X86ISA::X86FaultBase
• faultPC : ArmISA::PCAlignmentFault
• faults : WholeTranslationState
• FaultSource : ArmISA::ArmFault
• FaultSourceInvalid : ArmISA::ArmFault
• FaultTypes : SparcISA::TLB
• fb : BasePixelPump , Bitmap , Pl111 , VncInput
• fb_base : HDLcd
• Fb_Base : HDLcd
• fb_line_count : HDLcd
• Fb_Line_Count : HDLcd
• fb_line_length : HDLcd
• Fb_Line_Length : HDLcd
• fb_line_pitch : HDLcd
• Fb_Line_Pitch : HDLcd
• fbHeight : VncServer::ServerInitMsg
• fBigendian : ecoff_fdr
• fBitfield : TIR
• fbrd : Pl011
• fbWidth : VncServer::ServerInitMsg
• fcntl() : PerfKvmCounter
• fcrth : iGbReg::Regs
• fcrtl : iGbReg::Regs
• fcsr : RiscvISA::RemoteGDB::RiscvGdbRegCache
• fcttv : iGbReg::Regs
• fcw : FXSave
• fd : BaseRemoteGDB , KvmDevice , ListenSocket , PerfKvmCounter , Trace::NativeTrace
• fd_from_diod : VirtIO9PDiod
• fd_to_diod : VirtIO9PDiod
• FDArray() : FDArray
• FDEntry() : FDEntry
• fds : Process
• fdSocket : VirtIO9PSocket
• fdStatic : TCPIface
• FeatureBits : VirtIODeviceBase
• featureFlags : X86ISA::IntelMP::Processor
• fetch() : ComputeUnit
• Fetch : DefaultCommit< Impl >
• fetch() : DefaultFetch< Impl > , DefaultFetch< Impl >::FetchTranslation , DefaultFetch< Impl >::FinishTranslationEvent , FetchStage , FetchUnit , FullO3CPU< Impl > , FullO3CPU< Impl >::IcachePort , Minor::Fetch1::FetchRequest , Minor::Fetch1::IcachePort
• Fetch : SimpleCPUPolicy< Impl >
• fetch() : TimingSimpleCPU , X86ISA::PageFault
• Fetch1() : Minor::Fetch1
• fetch1 : Minor::Pipeline
• Fetch1StageId : Minor::Pipeline
• Fetch1ThreadInfo() : Minor::Fetch1::Fetch1ThreadInfo
• Fetch2() : Minor::Fetch2
• fetch2 : Minor::Pipeline
• Fetch2StageId : Minor::Pipeline
• Fetch2ThreadInfo() : Minor::Fetch2::Fetch2ThreadInfo
• fetch_accesses : AlphaISA::TLB
• fetch_acv : AlphaISA::TLB
• fetch_hits : AlphaISA::TLB
• fetch_misses : AlphaISA::TLB
• fetch_seq : Trace::InstRecord
• fetch_seq_valid : Trace::InstRecord
• fetchAddrComplete() : CopyEngine::CopyEngineChannel
• fetchAddress : CopyEngine::CopyEngineChannel
• fetchAfterWb() : IGbE::DescCache< T > , IGbE::RxDescCache , IGbE::TxDescCache
• fetchBlockedCycles : DefaultFetch< Impl >
• fetchBuf : IGbE::DescCache< T >
• fetchBuffer : DefaultFetch< Impl >
• fetchBufferAlignPC() : DefaultFetch< Impl >
• fetchBufferMask : DefaultFetch< Impl >
• fetchBufferPC : DefaultFetch< Impl >
• fetchBufferSize : DefaultFetch< Impl >
• fetchBufferValid : DefaultFetch< Impl >
• fetchCacheLine() : DefaultFetch< Impl >
• fetchChunk : X86ISA::Decoder
• fetchCompDelay : IGbE
• fetchComplete() : IGbE::DescCache< T >
• fetchCompleteEvent : CopyEngine::CopyEngineChannel
• fetchCycles : DefaultFetch< Impl >
• fetchDelay : IGbE
• fetchDelayEvent : IGbE::DescCache< T >
• fetchDescComplete() : CopyEngine::CopyEngineChannel
• fetchDescriptor() : ArmISA::TableWalker , CopyEngine::CopyEngineChannel
• fetchDescriptors() : IGbE::DescCache< T >
• fetchDescriptors1() : IGbE::DescCache< T >
• fetchedBranches : DefaultFetch< Impl >
• fetchedCacheLines : DefaultFetch< Impl >
• fetchedInsts : DefaultFetch< Impl >
• fetchEvent : IGbE::DescCache< T >
• FetchEvent : TimingSimpleCPU
• fetchEvent : TimingSimpleCPU
• fetchFault : DefaultFetchDefaultDecode< Impl >
• fetchFaultSN : DefaultFetchDefaultDecode< Impl >
• FetchHalted : Minor::Fetch1
• fetchIcacheSquashes : DefaultFetch< Impl >
• fetchIcacheWaitRetryStallCycles : DefaultFetch< Impl >
• fetchIdleCycles : DefaultFetch< Impl >
• FetchIdx : FullO3CPU< Impl >
• fetchInfo : Minor::Fetch1 , Minor::Fetch2
• Fetching : DefaultFetch< Impl >
• fetchInstsValid() : DefaultDecode< Impl >
• fetchLimit : Minor::Fetch1
• fetchLine() : Minor::Fetch1
• fetchMicroop() : ArmISA::Memory64 , ArmISA::Memory , ArmISA::PredMacroOp , ArmISA::RfeOp , ArmISA::SrsOp , MicrocodeRom , StaticInst , X86ISA::MacroopBase , X86ISAInst::MicrocodeRom
• fetchMiscStallCycles : DefaultFetch< Impl >
• fetchNextAddr() : CopyEngine::CopyEngineChannel
• fetchNisnDist : DefaultFetch< Impl >
• fetchNoActiveThreadStallCycles : DefaultFetch< Impl >
• fetchOffset : DefaultFetch< Impl > , SimpleExecContext
• fetchPendingDrainCycles : DefaultFetch< Impl >
• fetchPendingQuiesceStallCycles : DefaultFetch< Impl >
• fetchPendingTrapStallCycles : DefaultFetch< Impl >
• fetchPolicy : DefaultFetch< Impl >
• FetchPriority : DefaultFetch< Impl >
• fetchQueue : DefaultCommit< Impl > , DefaultDecode< Impl > , DefaultFetch< Impl > , FetchUnit , FullO3CPU< Impl >
• FetchQueue : Minor::Fetch1
• fetchQueueSize : DefaultFetch< Impl >
• fetchRate : DefaultFetch< Impl >
• fetchRedirect : DefaultIEW< Impl >
• fetchReqTrace() : ElasticTrace
• FetchRequest() : Minor::Fetch1::FetchRequest
• FetchRequestPtr : Minor::Fetch1
• FetchRequestState : Minor::Fetch1::FetchRequest
• FetchRunning : Minor::Fetch1
• fetchScheduler : FetchUnit
• fetchSeqNum : Minor::Fetch2::Fetch2ThreadInfo , Minor::InstId
• fetchSquashCycles : DefaultFetch< Impl >
• fetchStage : ComputeUnit
• FetchStage() : FetchStage
• FetchState : Minor::Fetch1
• fetchStatus : DefaultFetch< Impl >
• FetchStatus : DefaultFetch< Impl >
• fetchStatusQueue : FetchUnit
• FetchStruct : DefaultCommit< Impl > , DefaultDecode< Impl > , DefaultFetch< Impl > , FullO3CPU< Impl > , SimpleCPUPolicy< Impl >
• fetchTlbCycles : DefaultFetch< Impl >
• fetchTlbSquashes : DefaultFetch< Impl >
• fetchToCommitDelay : DefaultCommit< Impl >
• fetchToDecodeDelay : DefaultDecode< Impl >
• FetchTranslation() : DefaultFetch< Impl >::FetchTranslation
• fetchTranslation : TimingSimpleCPU
• FetchTranslation() : TimingSimpleCPU::FetchTranslation
• FetchTrapPending : DefaultCommit< Impl >
• fetchUnit : FetchStage
• FetchUnit() : FetchUnit
• FetchWaitingForPC : Minor::Fetch1
• fetchWidth : DefaultFetch< Impl >
• fflags : RiscvISA::RemoteGDB::RiscvGdbRegCache
• fields : MSIXTable
• fields_per_conf_record : FaultModel
• fields_per_temperature_record : FaultModel
• fifo : EtherSwitch::Interface::PortFifo
• Fifo() : Fifo< T >
• fifo : PacketFifo
• fifo_list : PacketFifo
• fifoSize : DmaReadFifo
• file : Bitmap::CompleteV1Header , RawDiskImage
• file_map_t : OutputDirectory
• fileData : ObjectFile
• fileDataMmapped : DtbObject
• FileFDEntry() : FileFDEntry
• fileHdr : EcoffObject
• fileImage : ObjectFile::Section
• filename : Brig::BrigDirectiveLoc , CowDiskImage , EmbeddedPython , EmulatedDriver , HexFile , HsaObject , ObjectFile
• fileName : ProtoInputStream
• filePointer : UFSHostDevice::transferInfo
• files : OutputDirectory
• fileStream : ProtoInputStream , ProtoOutputStream
• fileSystemAccess : FlashDevice::FlashDeviceStats
• fill() : FrameBuffer
• fill_zero : cp::Format
• fillFifo() : Pl111
• fillFifoEvent : Pl111
• fillKernelState() : ComputeUnit
• fillLatency : BaseCache
• fillMask() : WriteMask
• FillNNormal() : SparcISA::FillNNormal
• FillNOther() : SparcISA::FillNOther
• fillStart : SparcProcess
• filter : ArmISA::PMU::CounterState , Brig::BrigOperandConstantSampler
• filterCP0Write() : MipsISA::ISA
• filterHash : dp_rom
• finalAddress : UFSHostDevice::SCSIResumeInfo
• finalizePhysical() : AlphaISA::TLB , ArmISA::TLB , GenericTLB , MipsISA::TLB , PowerISA::TLB , RiscvISA::TLB , SparcISA::TLB , X86ISA::TLB
• finalPred : BiModeBP::BPHistory
• finalSize : UFSHostDevice::SCSIResumeInfo
• finalUTP() : UFSHostDevice
• find() : AddrRangeMap< V > , CheckpointIn , IniFile , OutputDirectory , SimObject , SparcISA::TlbMap
• findAddress() : SymbolTable
• findAllObjects() : CxxConfigManager
• findBlk() : CacheSet< Blktype >
• findBlock() : BaseSetAssoc , BaseTags , Cache , FALRU
• findBlockBySetAndWay() : BaseSetAssoc , BaseTags , FALRU
• findDomain() : DVFSHandler
• findDriver() : Process
• findEntry() : IniFile::Section
• findFreeContext() : Process
• findHighestPendingLR() : VGic
• findImmediatePostDominators() : ControlFlowInfo
• findIndex() : Minor::Scoreboard
• findInHash() : MemDepUnit< MemDepPred, Impl >
• findInst() : ROB< Impl >
• findLRForVIRQ() : VGic
• findMatch() : Queue< Entry >
• findNearestAddr() : SymbolTable
• findNearestSymbol() : SymbolTable
• findNextSenderState() : Packet
• findObj() : CheckpointIn
• findObject() : CxxConfigManager
• findObjectParams() : CxxConfigManager
• findObjectType() : CxxConfigManager
• findOrCreate() : OutputDirectory
• findPending() : Queue< Entry >
• findPort() : BaseXBar
• findPostDominators() : ControlFlowInfo
• findRegArrayMSB() : X86ISA::Interrupts
• findReleaseAddr() : DtbObject
• findResponse() : Minor::LSQ
• findSection() : IniFile
• findSmallest() : PersistentTable
• findSymbol() : HsailCode , StorageMap , StorageSpace , SymbolTable
• findTagInSet() : CacheMemory
• findTagInSetIgnorePermissions() : CacheMemory
• findTiming() : Minor::FUPipeline
• findTraversalOrder() : CxxConfigManager
• findVictim() : BaseSetAssoc , BaseTags , FALRU , LRU , RandomRepl
• finish() : ArmISA::Stage2LookUp , ArmISA::Stage2MMU::Stage2Translation , BaseTLB::Translation , DataTranslation< ExecContextPtr > , DefaultFetch< Impl >::FetchTranslation , Minor::Fetch1::FetchRequest , Minor::LSQ::SingleDataRequest , Minor::LSQ::SpecialDataRequest , Minor::LSQ::SplitDataRequest , TimingSimpleCPU::FetchTranslation , WholeTranslationState , X86ISA::GpuTLB::Translation
• finished : UFSHostDevice::transferDoneInfo
• finishedCommand() : UFSHostDevice::UFSSCSIDevice
• finishedRead() : UFSHostDevice::UFSSCSIDevice
• finishMMIOPending() : BaseKvmCPU
• finishRequest() : SnoopFilter
• finishTranslation() : BaseDynInst< Impl > , DefaultFetch< Impl > , TimingSimpleCPU
• finishTranslationEvent : DefaultFetch< Impl >
• FinishTranslationEvent() : DefaultFetch< Impl >::FinishTranslationEvent
• FIONREAD_ : ArmLinux64
• fiqAsserted : ArmKvmCPU , BaseArmKvmCPU
• fiqDisable : ArmISA::ArmFault::FaultVals , ArmISA::ArmFault , ArmISA::ArmFaultVals< T > , ArmISA::FastInterrupt
• FIQEn : VGic
• fir : MipsISA::RemoteGDB::MipsGdbRegCache
• first : m5::stl_helpers::ContainerPrint< T >
• firstCodeBlockEntry : Brig::BrigDirectiveExecutable
• firstExecSeqNum : Minor::InstId
• firstFetchSeqNum : Minor::InstId
• firstInArg : Brig::BrigDirectiveExecutable
• firstInstruction : BasicBlock
• firstLineSeqNum : Minor::InstId
• firstPredictionSeqNum : Minor::InstId
• firstStreamSeqNum : Minor::InstId
• firstWin : ElasticTrace
• fixed : cp::Format
• FixedRetryGen() : TraceCPU::FixedRetryGen
• fixFuncEventAddr() : AlphaSystem , ArmSystem , MipsSystem , RiscvSystem , SparcSystem , System , X86System
• fixupStackFault() : Process
• FL_BAD : CPA
• FL_HW : CPA
• FL_LINK : CPA
• FL_NONE : CPA
• FL_QOPP : CPA
• FL_RESET : CPA
• FL_WAIT : CPA
• Flag() : Debug::Flag
• flags : AlphaISA::DtbFault , AtagCore
• Flags : BaseDynInst< Impl >
• flags : CPA , CxxConfigManager
• Flags : CxxConfigParams
• flags : DmesgEntry , Event
• Flags : EventBase , Flags< T >
• flags() : Net::TcpHdr
• Flags : Packet
• flags : Packet , ProbePoints::PacketInfo
• Flags : RealViewCtrl
• flags : RealViewCtrl
• Flags : Request
• flags : StaticInst , Stats::DataWrap< Derived, InfoProxyType > , Stats::DistPrint , Stats::Info , Stats::ScalarPrint , Stats::SparseHistPrint , Stats::VectorPrint
• Flags : SyscallDesc
• flags : Trace::InstRecord , TraceCPU::ElasticDataGen::GraphNode , TraceCPU::FixedRetryGen::TraceElement , TraceGen::TraceElement , UserDesc64
• Flags : VirtQueue::VirtRing< T >
• flags : VirtQueue::VirtRing< T >::Header , vring_avail , vring_desc , vring_used , X86ISA::IntelMP::IntAssignment , X86ISA::IntelMP::IOAPIC
• FlagsClr : RealViewCtrl
• FlagsType : CxxConfigParams , EventBase , Packet , Request
• flash : IGbE
• Flash : RealViewCtrl
• FlashDevice() : FlashDevice
• flashDevice : UFSHostDevice::UFSSCSIDevice
• flashDisk : UFSHostDevice::UFSSCSIDevice
• FLAT : HsaCode
• flatDestRegIdx : Minor::MinorDynInst
• flatLDSInsts : ComputeUnit
• flatLDSInstsPerWF : ComputeUnit
• flattenCCIndex() : AlphaISA::ISA , ArmISA::ISA , CheckerThreadContext< TC > , MipsISA::ISA , O3ThreadContext< class > , PowerISA::ISA , ProxyThreadContext< TC > , RiscvISA::ISA , SimpleThread , SparcISA::ISA , ThreadContext , X86ISA::ISA
• flattenDestReg() : BaseDynInst< Impl >
• flattenedDestRegIdx() : BaseDynInst< Impl >
• flattenFloatIndex() : AlphaISA::ISA , ArmISA::ISA , CheckerThreadContext< TC > , MipsISA::ISA , O3ThreadContext< class > , PowerISA::ISA , ProxyThreadContext< TC > , RiscvISA::ISA , SimpleThread , SparcISA::ISA , ThreadContext , X86ISA::ISA
• flattenIntIndex() : AlphaISA::ISA , ArmISA::ISA , CheckerThreadContext< TC > , MipsISA::ISA , O3ThreadContext< class > , PowerISA::ISA , ProxyThreadContext< TC > , RiscvISA::ISA , SimpleThread , SparcISA::ISA , ThreadContext , X86ISA::ISA
• flattenMiscIndex() : AlphaISA::ISA , ArmISA::ISA , CheckerThreadContext< TC > , MipsISA::ISA , O3ThreadContext< class > , PowerISA::ISA , ProxyThreadContext< TC > , RiscvISA::ISA , SimpleThread , SparcISA::ISA , ThreadContext , X86ISA::ISA
• flatVMemInsts : ComputeUnit
• flatVMemInstsPerWF : ComputeUnit
• flit() : flit
• flit_conservation__flit_duplication : FaultModel
• flit_conservation__flit_loss_or_split : FaultModel
• flitBuffer() : flitBuffer
• flitisizeMessage() : NetworkInterface
• Float16() : Float16
• float_format : cp::Format
• floating : cp::Format
• FloatingPointer() : X86ISA::IntelMP::FloatingPointer
• floatList : UnifiedFreeList
• floatMap : UnifiedRenameMap
• FloatOp() : PowerISA::FloatOp
• FloatReg : BaseO3DynInst< Impl > , CheckerCPU , ExecContext , PhysRegFile , SimpleExecContext , SimpleThread , ThreadContext
• FloatRegBits : BaseO3DynInst< Impl > , CheckerCPU , ExecContext , PhysRegFile , SimpleExecContext , SimpleThread , ThreadContext
• floatRegFile : PhysRegFile
• floatRegs : SimpleThread
• flow() : Net::Ip6Hdr
• flush() : CircleBuf< T > , DmaReadFifo , Fifo< T >
• flush_left : cp::Format
• flushAddr() : AlphaISA::TLB
• flushAll() : AlphaISA::TLB , ArmISA::TLB , BaseTLB , MipsISA::TLB , PowerISA::TLB , RiscvISA::TLB , SparcISA::TLB , X86ISA::TLB
• flushAllNs() : ArmISA::TLB
• flushAllSecurity() : ArmISA::TLB
• flushAsid() : ArmISA::TLB
• flushCache() : AlphaISA::TLB
• flushCmdList() : DRAMCtrl::Rank
• flushCoalescedMMIO() : BaseKvmCPU
• flushedEntries : ArmISA::TLB
• flushIpaVmid() : ArmISA::TLB
• flushMva() : ArmISA::TLB
• flushMvaAsid() : ArmISA::TLB
• flushNonGlobal() : X86ISA::TLB
• FlushPipe() : ArmISA::FlushPipe
• flushProcesses() : AlphaISA::TLB
• FlushReq : MemCmd
• flushTlb : ArmISA::TLB
• flushTlbAsid : ArmISA::TLB
• flushTlbMva : ArmISA::TLB
• flushTlbMvaAsid : ArmISA::TLB
• flushTraces() : ElasticTrace
• flushWindows() : Sparc32Process , Sparc64Process , SparcProcess
• fMerge : ecoff_fdr
• fmt : cp::Print
• fn : MathExpr::OpSearch
• fname : Linux::DmesgDumpEvent , Linux::KernelPanicEvent
• foldABit : X86ISA::MemOp
• foldOBit : X86ISA::MediaOpBase , X86ISA::MemOp , X86ISA::RegOpBase
• fonr : AlphaISA::TlbEntry
• fonw : AlphaISA::TlbEntry
• force_data_low : Pl050
• forceDeallocateTarget() : MSHRQueue
• forceSelfRefreshExit() : DRAMCtrl::Rank
• forceSubnames : Stats::VectorPrint
• forEachBlk() : BaseSetAssoc , BaseTags , FALRU
• forEachObject() : CxxConfigManager
• Format() : cp::Format
• format : cp::Format , cp::Print
• format24h : MC146818
• formattedArea : X86ISA::SMBios::SMBiosTable::SMBiosHeader
• Formula() : Stats::Formula
• formula : Stats::FormulaNode
• FormulaInfoProxy() : Stats::FormulaInfoProxy< Stat >
• FormulaNode() : Stats::FormulaNode
• forwardAtomic() : CoherentXBar
• forwardFunctional() : CoherentXBar
• forwardingTable : EtherSwitch
• ForwardInstData() : Minor::ForwardInstData
• forwardLatency : BaseCache , BaseXBar
• ForwardLineData() : Minor::ForwardLineData
• forwardOldRegs() : BaseO3DynInst< Impl >
• forwardSnoops : BaseCache
• forwardStoreData() : Minor::LSQ::StoreBuffer
• forwardTiming() : CoherentXBar
• foundIt : ArmISA::Decoder
• fp : HexFile
• fpAluAccesses : InstructionQueue< Impl >
• fpCacheLine : MemFootprintProbe
• fpCacheLineTotal : MemFootprintProbe
• FpCondCompRegOp() : ArmISA::FpCondCompRegOp
• FpCondSelOp() : ArmISA::FpCondSelOp
• fpcr : AlphaISA::ISA
• fpInstQueueReads : InstructionQueue< Impl >
• fpInstQueueWakeupQccesses : InstructionQueue< Impl >
• fpInstQueueWrites : InstructionQueue< Impl >
• FpOp() : ArmISA::FpOp , X86ISA::FpOp
• fpPage : MemFootprintProbe
• fpPageTotal : MemFootprintProbe
• fpr : AlphaISA::RemoteGDB::AlphaGdbRegCache , ArmISA::RemoteGDB::AArch32GdbRegCache , FXSave , MipsISA::RemoteGDB::MipsGdbRegCache , PowerISA::RemoteGDB::PowerGdbRegCache , RiscvISA::RemoteGDB::RiscvGdbRegCache , SparcISA::RemoteGDB::SPARC64GdbRegCache
• fpreg : AlphaISA::AnyReg , ArmISA::AnyReg , MipsISA::AnyReg , PowerISA::AnyReg , SparcISA::AnyReg
• fpReg : X86ISA::AnyReg
• fpRegfileReads : FullO3CPU< Impl >
• fpRegfileWrites : FullO3CPU< Impl >
• FpRegImmOp() : ArmISA::FpRegImmOp
• FpRegRegImmOp() : ArmISA::FpRegRegImmOp
• FpRegRegOp() : ArmISA::FpRegRegOp
• FpRegRegRegCondOp() : ArmISA::FpRegRegRegCondOp
• FpRegRegRegImmOp() : ArmISA::FpRegRegRegImmOp
• FpRegRegRegOp() : ArmISA::FpRegRegRegOp
• FpRegRegRegRegOp() : ArmISA::FpRegRegRegRegOp
• fpRenameLookups : DefaultRename< Impl >
• fprmask : aout_exechdr
• fprs : SparcISA::ISA , SparcISA::RemoteGDB::SPARC64GdbRegCache
• fpscr : ArmISA::RemoteGDB::AArch32GdbRegCache
• fpscrLen : ArmISA::Decoder
• fpscrStride : ArmISA::Decoder
• fpSqrt() : ArmISA::FpOp
• fpu_cs : FXSave
• fpu_dp : FXSave
• fpu_ds : FXSave
• fpu_ip : FXSave
• fpZeroRegIdx : Scoreboard
• frag_flags() : Net::IpHdr
• frag_off() : Net::IpHdr
• fragment : Net::ip6_opt_hdr
• fragmentExt() : Net::Ip6Hdr
• fragmentIdent() : Net::Ip6Opt
• fragmentOfflg() : Net::Ip6Opt
• fragmentPackets : Minor::LSQ::SplitDataRequest
• fragmentRequests : Minor::LSQ::SplitDataRequest
• fragments : TimingSimpleCPU::SplitMainSenderState
• frame_len : EtherTapStub
• FRAME_SIZE : Gicv2m
• FrameBuffer() : FrameBuffer
• frameBufferResized() : VncInput , VncServer
• frameEnd : HDLcd::DmaEngine
• frameFromAddr() : Gicv2m
• frameoffset : pdr
• framereg : pdr
• frames : Gicv2m
• fReadin : ecoff_fdr
• FreeBSD : ObjectFile
• FreebsdAlphaSystem() : FreebsdAlphaSystem
• FreebsdArmSystem() : FreebsdArmSystem
• freeEntries : DefaultRename< Impl > , InstructionQueue< Impl >
• freeFU : InstructionQueue< Impl >::FUCompletion
• freehigh : AlphaLinux::tgt_sysinfo , ArmLinux32::tgt_sysinfo , ArmLinux64::tgt_sysinfo , MipsLinux::tgt_sysinfo , Sparc32Linux::tgt_sysinfo , SparcLinux::tgt_sysinfo , X86Linux32::tgt_sysinfo , X86Linux64::tgt_sysinfo
• freeIQEntries : TimeBufStruct< Impl >::iewComm
• freeLine() : Minor::ForwardLineData
• freeList : DefaultRename< Impl >
• FreeList : DefaultRename< Impl >
• freeList : FullO3CPU< Impl > , Queue< Entry >
• FreeList : SimpleCPUPolicy< Impl >
• freeList : SimpleRenameMap , SparcISA::TLB , X86ISA::GpuTLB , X86ISA::TLB
• freeLQEntries : TimeBufStruct< Impl >::iewComm
• freeMemSize() : System
• freeMemSlot() : KvmVM
• freeram : AlphaLinux::tgt_sysinfo , ArmLinux32::tgt_sysinfo , ArmLinux64::tgt_sysinfo , MipsLinux::tgt_sysinfo , Sparc32Linux::tgt_sysinfo , SparcLinux::tgt_sysinfo , X86Linux32::tgt_sysinfo , X86Linux64::tgt_sysinfo
• freeRegion() : PoolManager , SimplePoolManager
• freeRegs : SimpleFreeList
• freeRequests : DmaReadFifo
• freeReservation() : Minor::InputBuffer< ElemType, ReportTraits, BubbleTraits > , Minor::Queue< ElemType, ReportTraits, BubbleTraits > , Minor::Reservable
• freeROBEntries : TimeBufStruct< Impl >::commitComm
• freeSQEntries : TimeBufStruct< Impl >::iewComm
• freeswap : AlphaLinux::tgt_sysinfo , ArmLinux32::tgt_sysinfo , ArmLinux64::tgt_sysinfo , MipsLinux::tgt_sysinfo , Sparc32Linux::tgt_sysinfo , SparcLinux::tgt_sysinfo , X86Linux32::tgt_sysinfo , X86Linux64::tgt_sysinfo
• freeUnitNextCycle() : FUPool
• fregmask : pdr
• fregoffset : pdr
• freq() : SystemCounter
• FREQ_AT_PERF_LEVEL : EnergyCtrl
• freqOpPoints : SrcClockDomain
• frequency() : Clocked , MaltaIO , Shader , TLBCoalescer , TsunamiIO , X86ISA::GpuTLB
• frm : RiscvISA::IllegalFrmFault , RiscvISA::RemoteGDB::RiscvGdbRegCache
• from : TrafficGen::Transition
• from64 : ArmISA::ArmFault
• fromCache() : MemCmd
• FromCache : MemCmd
• fromCache() : Packet
• FromCacheState : X86ISA::Decoder
• fromCommit : DefaultDecode< Impl > , DefaultFetch< Impl > , DefaultIEW< Impl > , DefaultRename< Impl > , InstructionQueue< Impl >
• FromCPU : MSHR::Target
• fromDecode : DefaultFetch< Impl > , DefaultRename< Impl >
• fromEL : ArmISA::ArmFault
• fromFetch : DefaultCommit< Impl > , DefaultDecode< Impl >
• fromIEW : DefaultCommit< Impl > , DefaultDecode< Impl > , DefaultFetch< Impl > , DefaultRename< Impl >
• fromIssue : DefaultIEW< Impl > , LSQUnit< Impl >
• fromKvmToPl390() : MuxingKvmGic
• fromMode : ArmISA::ArmFault
• fromPixel() : PixelConverter::Channel , PixelConverter
• fromPl390ToKvm() : MuxingKvmGic
• FromPrefetcher : MSHR::Target
• fromPrefix : CxxConfigManager::Renaming
• fromRename : DefaultCommit< Impl > , DefaultDecode< Impl > , DefaultFetch< Impl > , DefaultIEW< Impl >
• FromSnoop : MSHR::Target
• front() : EtherSwitch::Interface::PortFifo , Minor::InputBuffer< ElemType, ReportTraits, BubbleTraits > , Minor::Queue< ElemType, ReportTraits, BubbleTraits > , Minor::SelfStallingPipeline< ElemType, ReportTraits, BubbleTraits > , PacketFifo
• frontendLatency : BaseXBar , DRAMCtrl
• fs : X86ISA::RemoteGDB::AMD64GdbRegCache , X86ISA::RemoteGDB::X86GdbRegCache
• FSQueue() : VirtIO9PBase::FSQueue
• fsr : MipsISA::RemoteGDB::MipsGdbRegCache , SparcISA::ISA , SparcISA::RemoteGDB::SPARC64GdbRegCache , SparcISA::RemoteGDB::SPARCGdbRegCache
• FsrIndex : ArmISA::DataAbort , ArmISA::PrefetchAbort , ArmISA::VirtualDataAbort
• FSTranslatingPortProxy() : FSTranslatingPortProxy
• fsw : FXSave
• ftwx : FXSave
• fuBusy : InstructionQueue< Impl >
• fuBusyRate : InstructionQueue< Impl >
• FUCompletion() : InstructionQueue< Impl >::FUCompletion
• FUDesc() : FUDesc
• fuDescriptions : Minor::Execute
• fuIdx : InstructionQueue< Impl >::FUCompletion
• FUIdxQueue() : FUPool::FUIdxQueue
• fuIndex : Minor::MinorDynInst
• fuIndices : Minor::Scoreboard
• fuListIterator : FUPool
• full() : PacketFifo , ReturnAddrStack
• FullAddrRangeCoverage : Minor::LSQ
• fullMask : PowerISA::IntRotateOp
• fullMnemonic : FailUnimplemented , WarnUnimplemented
• FullO3CPU() : FullO3CPU< Impl >
• fullPath() : Process
• FullSource : DefaultRename< Impl >
• func : BasePixelPump::PixelEvent , GdbCommand
• Func : GdbCommand
• func : GenericISA::M5DebugFault , PciBusAddr , RealViewCtrl
• FUNC_AMP : RealViewCtrl
• FUNC_DVIMODE : RealViewCtrl
• FUNC_ENERGY : RealViewCtrl
• FUNC_MUXFPGA : RealViewCtrl
• func_name : FunctionRefOperand
• FUNC_OSC : RealViewCtrl
• FUNC_POWER : RealViewCtrl
• func_ptr : HsailISA::Call
• FUNC_REBOOT : RealViewCtrl
• FUNC_RESET : RealViewCtrl
• FUNC_SCC : RealViewCtrl
• FUNC_SHUTDOWN : RealViewCtrl
• FUNC_TEMP : RealViewCtrl
• FUNC_VOLT : RealViewCtrl
• funcarg_size : HsaCode
• funcargs_size : Shader
• funcArgsSizePerItem : CallArgMem
• funcExeInst : ThreadState
• funcMasterId : Request
• FuncPageTable() : FuncPageTable
• funcState : X86ISA::Walker
• function : FlashDevice::CallBackEntry , ProbeListenerArg< T, Arg >
• functional : ArmISA::Stage2LookUp , ArmISA::TableWalker::WalkerState , X86ISA::Walker::WalkerState
• functionalAccess() : AbstractMemory , Cache , PhysicalMemory
• functionalMemoryRead() : AbstractController
• functionalMemoryWrite() : AbstractController
• functionalRead() : AbstractController , Message , Network , RubyRequest , RubySystem , SimpleNetwork , Switch
• FunctionalReadError : MemCmd
• functionalTLB : ComputeUnit
• functionalTLBAccess() : Shader
• functionalWrite() : AbstractController , CrossbarSwitch , flit , flitBuffer , GarnetNetwork , InputUnit , Message , MessageBuffer , Network , NetworkInterface , NetworkLink , OutputUnit , Router , RubyRequest , RubySystem , SimpleNetwork , Switch , VirtualChannel
• functionalWriteBuffers() : AbstractController
• FunctionalWriteError : MemCmd
• FunctionProfile() : FunctionProfile , ProfileNode
• functions : BrigObject , ClDriver
• functor : Stats::FunctorProxy< T > , Stats::ValueBase< Derived >
• FunctorProxy() : Stats::FunctorProxy< T >
• FuncUnit() : FuncUnit
• funcUnits : FUPool , Minor::Execute , MinorFUPool
• funcUnitsIdx : FUPool::FUIdxQueue
• fuPerCapList : FUPool
• FUPipeline() : Minor::FUPipeline
• fuPool : DefaultIEW< Impl >
• FUPool() : FUPool
• fuPool : InstructionQueue< Impl >
• FutexKey() : FutexKey
• futexMap : System
• future : TimeBuffer< T >
• fwsm : iGbReg::Regs